エラーが発生する私はリズムとのverilog回路が

[mpig09]

親愛なるすべて：

iは回路図は、iのverilogネットリストを転送する必要がありますが、iはエラーがある
メッセージは、誰も私に役立つだろうか？

エラー：ビュー内のインスタンスをI26の明示的なnetlisging =を続行できません
。回路図、セル= Mux_8to1て、lib = ADCのhnlVerilogNetlistExplicitフラグが設定されています。どちらか一方の
そこistance I26で済んだバスかありますが
、 インスタンス端末にバンドルされます。
nilにhnlVerilogNetlistExplicit設定することができますcontinus netlisting。

私はこれらの商品はある：
1.transfer Mux_8to1：iはVerilogネットリストは
、 この院に転送できます。
2.Set hnlVerilogNetlistExplicit = nilの：変数を未定義- hnlVerilogNetlistExplicit
ので
、 この設定を使用することはできません。
mpig

 

[erikl]

mpig09書き込み：

いずれかがインスタンスI26、またはバスで分割されてあるインスタンスを端末にバンドルされます。

 

[Guest]

[No message]

 

[mpig09]

私は、シミュレーションの結果は
、 回路をチェックして右に私がのHSPICEを使用してシミュレート。

私のverilogモデルを作成するために使用終止をgavedしている。自分でコードを書いている。

mpig

 

[sdryk]

古いトピックんだけど
、 問題があるんや"解決方法が見つかりません"
私は"1"、を"2"に名前があなたの出力は
、 マルチプレクサ（）の推測だけど...バスの種類など。

私はすべてのピン配置"1アウトを変更する必要がありました
、 それを解決するには"、うち"2 >,...OUT2の....はOUT1で、
私はなぜこのもうspectreVerilog使用してサポートされていない/ Verilogのアイデアを知っている。

5月に解決するとされる

sdryk