インターフェイスのブロックシステムVerilogで.................

A

aswin123

Guest
どのようなシステムのVerilogのインターフェイスブロックの重要性です........この我々のビルド環境かどうか......することがなければ我々はインターフェイスのブロックに何を置くことができますどのように残りのブロックには
、 環境に.....役立つ

私に提案。

 
aswin123書き込み:

どのようなシステムのVerilogのインターフェイスブロックの重要性です........この我々のビルド環境かどうか......することがなければ
 
Verilogのでは、モジュールは任意のデザインエンティティのためのユニットです。
SystemVerilogのインターフェイスは、プログラムをブロックし、ではなく
、 少なくとも、最後のクロッキングブロックなど他のデザインエンティティを含むためにこの拡張されます。インターフェイスをどのように設計からデザインの設計自体の残りの部分と相互作用を分離します。

プログラムのブロックをテスト実装可能¥なデザインは、 シリコンから関数benchingを分離します。

また、 クロックブロッククロック信号とのタイミングと、 さまざまなブロックの同期の要件を指定します。クロッキングブロックは、 データ割り当ての活動からデザインのクロッキングの活動を分離すると便利です力強くテストbenchingで使用することができます。投稿者:http://www.project-veripage.com/clocking_block_1.php
 
ムのVerilog、モジュールは任意のデザインエンティティのためのユニットです。
SystemVerilogのインターフェイスは、プログラムをブロックし、ではなく
、 少なくとも、最後のクロッキングブロックなど他のデザインエンティティを含むためにこの拡張されます。

 

Welcome to EDABoard.com

Sponsor

Back
Top