イカルスVerilogの生成をサポートしていないのですか？

[IBNobody]

私はいくつかの例サミルPalnitkarの"VerilogŽ HDLで発見さを介して動作するようにしようとしている：ガイドデジタルデザインと合成、Second Editionにアップ"。

以来
、 無料のIイカルスのVerilogを使っています。

私に実行している問題は
、 イカルスの生成をサポートしていないようです。それも"genvar"を認識されません。これはおそらく2001準拠のVerilogのこれは奇妙です。

私は、'ネットで検索した、と私は
、 イカルス作業をしていないことを示して何も見えませんでした。午前私は何かが足りない？

が良いとの長さ制限のVerilogシミュレータの無料アウトはありますか？

-誰も

 

[Guest]

[No message]

 

[r_p_sanna]

もしイム、bluehdl間違っていないが
、 問題の解決に役立つ可能¥性がありますシミュレータです