アルテラのCyclone FPGAクロックソ¥フトウェアQuartusIIの問題を有効にする

[mohd_ind00]

こんにちはすべて、

私はEP1C6Q240C7デバイスを午前使用して、アルテラサイクロン。私はプログラム午前ことができるし、デザインを実装し、それが働いている。

私はマルチプロセッサシステムのはCLK0＆使用とCLK1にクロックピンを2つの個別のFPGAデバイスマルチプロセッサシステムに実装されている。しかし、私は有効になってなっているクロックを分析し、b'cozコンパイルの警告は、クロック表¥示未定義それがあります。

私は、ソ¥フトウェアQuartusIIので行うクロックを有効にする方法は知っている？

返事をする場合plのanybudyが知っている。

感謝

よろしく

 

[Renjith]

こんにちは、モハマド
私は問題が一般的だが使用QuartusIIのS / Wは、これはしかし、私は感じています。エディタに制約のクロック信号をでウルしようとする定義します。

 

[Guest]

[No message]

 

[cube007]

こんにちは、

はCLK0はCLK3入力正常かいる入力用のクロック信号。トンを持つことを有効にドン彼らは通常。クは（）で遠方監視クロック定義されてチェックこれを自動的に、それはそこによ理由がそれは印刷します。

ModelSimのかを使用してデザインをシミュレーションができますか？それがデザインだ最適チェック方法を。することもできますルートの入力はCLK0を測定している場合、クロックを介して来るCLK1にはピン出力異なる。さようなら、
cube007