アプトを

O

omkar

Guest
ホールド時間はなぜFFのではないに含まれcalcの周波数最大？

 
ホールド時間は、クロックを指定する必要な入力の時間をデータ保持エッジの後の上昇flopflop、およびそれが計算周波数最大のされていない部分。
通常の速度のクロックを遅くすることで修正することはできませんホールドタイム違反が。

 
参照してくださいこの、
http://demo.npu.edu/ryl/courses/ee512/notes/STATIC.DOC

 
ちょっと
Yiu、このことを見ても
http://www.edaboard.com/viewtopic.php?t=224395&highlight =よろしく
tronix

 
最大周波数は、クロックとキャプチャエッジをエッジが計算て起動間の時間間隔を。とした後に起動エッジarriavesデータがキャプチャすることです開始はFF横の画像の要素があります：

1。時計FFの遅延にQ
2。組合せとネット遅延
3。と設定FFのキャプチャを開く時間。

これらは、クロックの周期時間のになるまで合計されます。ホールドタイムは、FF重なっているのQ遅延によってCLKの。また、ホールド時間と立ち上げるための入力にご滞在データがFFのフリップフロップをキャプチャし、起動の間の遅延はないに貢献します。

 
こんにちは
デザインの動作通常、周波数は、デザインの任意の2つの隣接フリップフロップ間の最大データ遅延によるものですことを決めた。
ここで遅延= CLKのtoQ コンビ遅延 セットアップ。
しかし、ホールド時間遅延クロックには遅れが、遅延されたデータのとは何を。
ホープは、この疑問をクリアに。

 
こんにちは、
パスをホールドタイムの末キャプチャクロック前フリップフロップの初期違反を意味する第2のデータの到着を〜。
2番目のフリップフロップは無視でだから古いデータは、新しいデータが反映されます。

我々は検討するスキューを持っているかどうかを確認するデータは、到着初期not.In、この基準を時間だけ保持します。

そこで、周波数最大の時間を保持するいけないご検討ください。

私は米考えを助けることは、

よろしくお願いいたします。
ビノッド

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top