アナログ設計における基本的な質問

[analog_prodigy]

友人こんにちは、私の疑問1を明確にしてください。通常のアナログブロックを設計しながら、我々は、L（長さ）の値を2-5倍最小着丈を選択します。なぜですか？ Lが増加すると、出力抵抗が増加します。すなわち、高ゲイン（GM * RO）につながる。その理由ですか？または任意の他の製造上の問題？ 2。しかし、デジタル·ブロックのために、私は最小の長さの代わりに乗じを使用して観察した。アナログブロックに2-5倍のLを使用しながら、どのように我々は、デジタルブロックのための最小の長さを使用することができますか？ありがとう

 

[master_picengineer]

こんにちは、1 - NMOSの中の電子のだってモビリティは、PMOSの正孔の移動度よりも2〜5倍である。手の込んだ2してください。

 

[demair]

1 - あなたの回答のように、これはアナログおよびデジタル回路に使用されるMOS低2.-異なる（W / L）、MOSデバイスのラムダは、アナログおよびデジタル回路のさまざまなアプリケーションを作るshowes

 

[gaom9]

私はそれは、短チャネル効果を減少させることであると思います。分チャネルは0.18ミクロンであるため、その後、我々はそれの2-3倍とチャネル長を選択した場合、短チャネル効果が低くなります。また、それはそれは長いチャネルのときに回路が良く一致することである。よろしく！

 

[drming]

アナログ設計エッセンシャル著者：ウィリーMC Sansen本がで利用可能です：あなたは、次の書籍のCh1とCh2でのMOSはLの詳細分析を見つけることができます http://www.ieeeclub.com/inc/sdetail/ 1881？XTR = sansen

 

[firry]

アナログブロックでは、大きなL現在のラムダの効果を減少させることができます。また、現在のMIRROのミスマッチを減少させることができます。デジカメのブロックでは、MOSFETは、ダイサイズを小さくする最小の長さを使用して、すべてのスイッチであるからである。

 

[qqic]

マッチングのため

 

[kwkam]

アナログ設計では、マッチングはGMよりも重要である。このため、MOSの長さと幅は、少なくとも2〜最小​​から3時間を作る。

 

[gpwu]

長いLは、アナログ回路のために重要であるため、より高い利得をより少ないチャネル長modulaitonを持つことになります。デジタル回路は、少ない遅延が必要なので、最低限のL＆Wは速度と低消費電力のために重要である。

 

[drming]

[引用]あなたは、次の書籍のCh1とCh2でMOSのLの詳細分析を見つけることができます：アナログ設計エッセンシャル著者：ウィリーMC Sansen本はで提供されています：がhttp://www.ieeeclub.com/inc ？/ sdetail/1881 XTR = sansen [/引用]私はリンクがに移動されましたが判明： http://www.yourcircuits.com/inc/sdetail/1881?xtr=sansen

 

[amandeep_pec]

私は出力抵抗の増加、そのためだと思います...

 

[suria3]

差動アンプは、尾トランジスタで大きくLは高い周波数で高いCMRRを行います。

 

[analog_prodigy]

ハワイの友人、あなたの貴重​​なコメントのためにすべてに感謝します。パン屋さんの本から私はその出力抵抗（したがってゲイン）に比例しているが見つかりました（（L * L）/（Vdsat * Vdsat））遷移周波数は（デバイスの速度）（（Vdsat）/（L * L）に比例する）ゲインと速度の間の良い妥協点を達成するために、我々は通常、アナログ設計用= 2-5倍の最小の長さLを選択。デジタル回路では、速度は反比例（L * L）に比例している得るために比較して究極の目標です。そこで、我々は、デジタル回路の最小の長さを使用しています。私はパンの教科書から、この情報を見つけました。もう一度概念を共有するためのすべてに感謝します。