アナログ回路ではこの差動電圧を取得する方法

M

mengly

Guest
V1 = 2.5V〜5Vの場合、V2 = 2.3V〜2.7V、どうすれば得ることができます V = V1 - V2 の標準CMOS技術（使用しないで回路による抵抗）？それは、完全差動増幅器で行うことができる？実際に、私はシングル電圧出力V = V1 - V2を取得したい。
 
親愛なるmengly、あなたがopamsは異なる電圧を合計するために使用することができる方法を知ることでしょう。夏の回路。我々はまた、信号の差分を行うという回路を持っている。 opamのアプリケーション上の任意の本を見てください。ジェームズKロベルジュによってオペアンプはそれを持っています。この本は、EDAボードにアップロードされます。オペアンプのuは、CMOSで実装することができます。
 
あなたがV1 - V2を探しているので、あなたは彼らがこのような偉大な巧みなトリックだ、違いのオペアンプトポロジ​​でこれを行うことができます。また、唯一のRのが正と負の側面が、同じ原理とは異なるであろう差動アンプを使って行うことができます。
 
あなたがコンデンサ使用できる場合はGNDにV1 AMD端子2に端子1を接続することができます。その後V2に接続端子2はフローティングとターミナル1とする。あなたは、ターミナル2のV1 - V2が表示されます。
 
ご返信いただきありがとうございます。私は他の誰かがこの機能を実現する1つのキャパシタを使用する見てきましたが、それはより多くの制御タイミングで、パルス電圧ではなく、連続的な電圧出力を取得します。 、私はいくつかのducumentsは、この和回路として差動アンプのシンボルを提示しました、そして彼らはそれがチップ上に実現されている説明するので、それらは特殊な構成とCMOSのオペアンプで実装されている場合私は思っています。
 
しかし、私はデジタルCMOS技術を使用してこの機能を実現しなければならない、とNOの抵抗はそれに使用することができます。
 
私の知る限りでは、この問題を解決するために2つのオプションがあります：1）デジタルソリューション：デジタル化するこれら2つの入力とデ​​ジタルドメインで減算を実行する、または2）を取得するには、2つの非重複クロックの位相とスイッチトキャパシタ回路を使用して、 V1 - V2機能の信号処理のサンプリングの性質が許可されている場合には、必須。あなたが"デジタルプロセス"で使用できる優れた抵抗を持っていない場合は他の純粋なアナログソリューションは、いくつか問題が発生する可能性があります。
 
任意のデジタルCMOSプロセスインクルードNWELLは、NとPのソース/ドレイン、およびPOLYゲート（それがsilicizedであればそれは約10オームシート抵抗率を持っている）（私の場合それは約1Kシート抵抗率を有する）。あなたは抵抗を作成するためにそれらを使用することができます。
 
しかし、私はこれらのタイプの抵抗器の精度は、こ​​の回路では十分にできるかどうかをRの比率が正確に等しいことができます疑う？
 
デジタルCMOSで、傾ける我々は、ポリ抵抗を使うのか？
 
レイアウトエンジニアは、比気になる場合にmenglyあなたはそれを取得します。アナログ設計者は同じ抵抗を使用してください。オプションとして、彼らは高付加価値POLY抵抗とPOLY - POLYまたはMe - Meのコンデンサを使用することができます。 xuelにはPOLYゲート抵抗を使用できますが、現代的なプロセスのために抵抗率が小さすぎるようになります：平方あたり約10オーム。大規模な抵抗のためにそれは受け入れられない可能性があります。
 
私はTSMC.18ロジックデザインルールをチェックし、P +またはN +ポリシリサイドせずには200と400オーム/平方の間にシート抵抗を有する。また、P +またはN + diffは、シリサイドなし150Ω/□のシート抵抗bwtween 50を有する。だから私は、あなたが抵抗のこれらの種類を選ぶことができると思います。
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top