アナログ出力バッファとして使用するために設計、低消費電力CMOSオペアンプamlifier

[morabian]

誰かが私に次の制約とアナログ出力バッファを設計するのCMOSの提案をもらえますか？消費電力：低周波CMRRはのための90デシベル：> 90デシベル日：10 pFのCLはプロセスのための> 60度：0.18ええと

 

[morabian]

私はちょうどそのトポロジ私も消費電力を考慮する必要がありますので、私は選択してくださいどのように多くの段階で混乱している..

 

[morabian]

こんにちは、再び、私は必要な増幅のためのL、Wを計算することがどのような方法はありますか？繰り返しの中には、私はPEのアレンが記載さ本当にデザインと動作していないものを試みた：（

 

[drknownothing]

要件に十分カレントミラー負荷のシングルエンド出力トポロジーと最も基本的なシングルステージの差動ペアのように思える。