を直接ライブラリによって提供される保護セルESDとは？

G

Guest

Guest
私はチップ用のシンプルなESD保護回路を設計する必要があります。

私は人々鋳造からの支援については言及をたくさん見ました。しかし
、 私は自分のCMOS設計ライブラリから任意のESDセルを見つけていない。

普段疑問に思って私たちを設計し
、 自らのESD保護回路simulatまたは我々が直接鋳造からそれらを取ることが必要ですか？

さらに、ESD保護回路の原則にもかかわらず
、 複雑ではないようだが、私はどのように構¥築することができるのCMOS技術では、ESD保護回路をシミュレートし、誰も私にいくつかのヒントを与えることは考えている？

<img src=¥"http://www.edaboard.com/images/smiles/icon_question.gif¥" alt=¥"質問¥" border=¥"0¥" />
 
時間** p：/ / www.edaboard.com/ftopic190869.html

基本的には、すべての鋳造受け入れのESDとのIOセルライブラリを提供し、基本的には2kV以上
、 または4kVのHBMのモデルの基準をクリアした。を直接求めることができる
鋳造はあなたのためのGDSをダウンロードします。

しかし、それらを求める必要がある。無料の

 
一般的には、ESD保護回路のIOセルと結合されます。あなたは
、 アールシリコンのESD規格に渡すために実績のある鋳物工場からそれらを得ることができます。

 
彼らは、自分で設計する必要がESDの規則を与える。

 
何ピンのDC電圧/ピンŬ ESD構¥造をする必要がありますか？チップの電源ですか？あなたは
、 技術のツェナーダイオードはありますか？

 
dhasmana書き込み：

何ピンのDC電圧/ピンŬ ESD構¥造をする必要がありますか？チップの電源ですか？あなたは、技術のツェナーダイオードはありますか？
 
カトリンとprcken、

通常
、 私たちはさまざまな故障モデル化されていませんなどの構¥造のESDをシミュレートしないでください。そして、0.35umプロセスのようなプロセスで、私は使用している人々を使用する以外のツェナー保護制度に基づくため
、 ツェナーベースのスキームと高耐圧を与えるため
、 アクティブに見ているの残りの部分には"火傷"の後にのみ敏感ckt。は、電源とGNDの使用から低インピーダンス経路を提供するためクランプは良いレッドカードベースを使用されている他のESDパスのベースエミッタ間のバイアスダイオードfwd。この理論で十¥分である。

言及するもう1つ重要なポイントは
、 にもかかわらず
、 工場に
、 デバイスの高ESD定格をアドバタイズする場合は、それらを保護しようとするとされている回路に依存します。したがって、必ずすべてのckts保護されるように可能¥なすべてのESDパスをトレースする必要があります。

今、私は
、 故障のモデル化されないと述べている。イベントは
、 彼らはあなたに上限を課すことによってそれをシミュレートすることも可能¥モデルがあり。に2000V程度とcktの上に何を参照してくださいに放電する。Thatsどうやってそれをシミュレートします。

 
静電気は本当に厳しいことを、私は特にbeginerとして、私のアドバイザーのニュースを私は
、 この研究をやってみたいですが
、 私一人で行うよう、私は本当に終了するが
、 今は選択肢がない場合
私はメディチ家には、まだ私は自分したい明確ではないのシミュレーションやiをシミュレートすることができますいくつかの特性をシミュレートを使用する場合

 
、prcken

私を取ると
、 最初のステップは
、 別の接合部の故障を見つけることだとすればその過程でwhereby、この研究を行っているモデルが参照してください。次に
、 回路を保護するため
、 これらの異なる接合部を使用して心配することができます。

 
transbrother書き込み：

、prcken私を取ると、最初のステップは、別の接合部の故障を見つけることだとすればその過程でwhereby、この研究を行っているモデルが参照してください。
次に、回路を保護するため、これらの異なる接合部を使用して心配することができます。
 
実際に私は提案がある場合は
、 別の故障が含まれてプロセスの情報が表¥示されました。の場合は、AP通信基板上にnwellプロセスのことです例えば、何vmaxはpsubにnwellです。何が最大Vgsでのゲート酸化膜の破壊等が場所はすべてこの情報が維持される必要があります。もしそれを見つけることはできませんが、おそらくこのプロセスの担当者にお問い合わせください。一度）はすべて別の内訳の一覧（かどうかを行うと、している場合
、 これらの故障モデルが参照してくださいいくつかのリズムのシミュレーションを行うことができます。シミュレーションの場合nwell、psubプロセス）（のPMOSパスすることができますし
、 バルクの接合部には
、 ソ¥ース掃引を参照する場合は
、 内訳phoenomenon波形で発生するを参照して例えばください。れていない場合には、故障のモデル化されていません知っている。

もしすでに別のNMOSとは
、 あなたの調査を実行するには使用しているPMOSのデバイス用のシリコンが
、 別のアプローチをとることができます。つまり、曲線の異なる接合部をトレースすることができます破壊機構¥を参照することです。そして、いずれかリズムで独自のモデルを作成する/ MathWorks社のMATLAB曲線トレーサでのブレークダウン電圧に基づいて。

したら
、 その場合は
、 別の接合プロセス/スナップインの背中を理解すると確信している場合、その後のESDクランプを使用するには
、 接合部を決めることができます。用などの場合にはGNDゲートNMOSの/クランプPMOSの使用を選択することができるが
、 おそらく良いアイデアを行わないことにされている。しかし
、 私はあなたの例を提供しています。場合は、CMOSプロセスを使用しても、あなたダイオードは破壊領域で動作する必要があると思いますか？（彼らは、ESD電流をサポートすることができます）と仮定すると、あなたではないfwdアクティブモードのすべてのダイオードを使用しないことができるだけのエネルギーabsoption GNDにVDDには、RCベースのクランプを使用する？

 
カトリン、

ために役立てるために-何を使用するプロセスは？

 
ハイテク、transbrother
非常にあなたのanswer.canがどこにいるか教えてくださいに感謝？
iは
、 特定のプロセスに関する情報は見つかりませんでしたが、iにしようとした基板ポンプNMOSのような、HMB私はモデルによっていくつかのデバイスをシミュレートするキャップ料。に2kV以上とResdを介して放電（）は
、 パッドの上に1.5kohmic。シミュレーションの結果は、12Vまたはそうで、その高すぎるのは
、 パッドクランプを示しています。
私は紙に高電流モデルを使って読むのSPICEシミュレータでシミュレートするが、私はどのようにSPICEシミュレータにそれを読んだ後に寄生の方程式を実装するのか分からない、私は
、 なぜ私は
、 右側のクランプ電圧を得ることができなかったのだと思う。
と私は自分の研究を実行するには
、 製品のチップがなかったが、私は
、 キーパラメータをトレースするツールはありませんしている。
また、ありがとう^ ^

 
、prcken
私は
、 米国でいます。

私はあなたのシミュレーションの方法論に同意する。私は静電気をシミュレートするために同じアプローチを使用すると思います。それは私達かどうかをデバイスのモデル化されますとアイデアを提供します。ただし、欠点は、ESDのデバイスとそのfunctionings主にレイアウトに依存することです。については例えば
、 我々は
、 現在のパスを見ているだろう前に、ESDデバイス等を取得し、その距離を移動

限りでは、ESDデバイスモデリング、もしへのアクセスを得ることができますverilogAかのESDクランプのための行動モデルを書くことを試みる可能¥性がverilogAMS。それは難しいことではありません。については
、 いくつかの単純なBJTモデルの両方の回転で定義されて書き込みを開始することができます例えば、。とfwdアクティブモードです。今ではあなたにそれには、verilogAモデルでは
、 その動作をrepliacte可能¥性がある'基板ポンプNMOSの'、出発点として
、 その後を改善するため
、 この使用をシミュレートすることができます。

が働いているあなたのシリコンチップの場合は、単に実験室でのさまざまな故障を測定できます。例えば、もしあなたが接地されたゲートNMOSのが、あなたには
、 ドレイン電圧がかかるかもしれません"は、5Vおよびそれを渡って制限電流計（）と電流を測定し、参照するときに高い値には
、 現在のジャンプします。これでは
、 発生する電圧が降伏電圧です。私は試したことがないが、同じように動作するはずですがね。私は通常曲線トレーサを使用します。

私にどのようになる聞かせください。

 
transbrother書き込み：

、prcken

限りでは、ESDデバイスモデリング、もしへのアクセスを得ることができますverilogAかのESDクランプのための行動モデルを書くことを試みる可能¥性がverilogAMS。
それは難しいことではありません。
については、いくつかの単純なBJTモデルの両方の回転で定義されて書き込みを開始することができます例えば、。
とfwdアクティブモードです。
今ではあなたにそれには、verilogAモデルでは、その動作をrepliacte可能¥性がある'基板ポンプNMOSの'、出発点として、その後を改善するため、この使用をシミュレートすることができます。

.................................................. .................................................. ...

私にどのようになる聞かせください。
 
まず第一に理想的なダイオードを取る。
端子の接続は
、 ダイオードのアノードと直列に抵抗した。ダイオードのカソ¥ードにソ¥ース（プラス端）電圧源に接続します。= 20V、抵抗= 1kohm電圧源を確認します。電圧源の他端をGNDにすることができます。
ときは、0から40Vまで、抵抗器の端子B掃引および電圧源の間で電流を測定する場合は、内訳を表¥示することができますカーブのようにwherebyお持ちまでに20.7Vを得る電流、小型
、 過度のこの電圧は
、 過去
、 現在。

次に
、 創造を得ることができる場合は
、 指数関数的な動作を得ることができます参照してください（この場合は
、 リニア動作）に反対したが、現在の。次に、等また
、 後に
、 いくつかのリーク電流を追加しようとすることができますを追加するキャップのようないくつかのタイミング情報を追加することができます。

 
私のような初心者向けに例えば
、 ハイテク、transbrother、ありがとう
また、私の主な問題verilogaまたはAHDLとして私は使用するつもりだ言語の構¥文だと思う。どのように言語の方法でそれを行う方法の曲線の特性を得るためにモデルを実行する
本当に感謝

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top