より高い速度の設計問題

[mpatel]

こんにちは、私は125〜170 MHzにFPGAを設計するために使用。私は私が処理する必要のあるどのような危機の、より高い周波数で設計をアップグレードらは900 MHzを言えば今の質問は？何が重要な問題とどのように私はそれらを解決できるでしょうか？

 

[Yun Lin]

高速IO用のPCBは重要であり、また、FPGAのIOが重要です。

 

[bulx]

FPGAチップ自体の話を、あなたの複雑な回路（multpltier、大きな加算器、barrrelシフターなどは）タイミングを満たしていないでしょう。あなたはそれらをパイプライン処理の方法を見つける必要があります。番目のIOSには、入力のタイミングを（が、あなたのIOSが変更されないことがあります）に合わせて、問題が起きる可能性があります。肉眼で現在のFPGAのパッドは、900MHzでクロックにとることができるかどうか知らないのではないか（再度クロックが内部でもよい）、ステップだけを再実行して達成するために本当にあまりにも巨大なようです。 - B

 

[snake_eyes]

私はちょうど再実行するシリコン技術は、同じまたはほぼ同じであることを考えればことはほぼ不可能である100 MHzから900 MHzのへのジャンプ、BULXに同意する。そのくらいのレベルに周波数をIcreasingすると、デザインでも、いくつかのアーキテクチャの変更は再設計が必要になる場合があります。 FPGA上に実現するため900MHzのは非常に簡単な作業ではありません..それはシステムの非常に気をつけて建築設計が必要になります。

 

[funster]

FPGAのプログラム可能な接続が非常に長い遅延があるので、私はこのようなハイスピードを達成するためにFPGAを使用することはできないと思う900MHZと言う。あなたは（助けかもしれない一緒に近く関連するロジックを入れて）、問題の上に向上させるために注意のフロアプランを支払うことができます。敬具[引用= mpatel]こんにちは、私は125から170 MHzでFPGAを設計するために使用。私は私が処理する必要のあるどのような危機の、より高い周波数で設計をアップグレードらは900 MHzを言えば今の質問は？何が重要な問題とどのように私はそれらを解決できるでしょうか？[/引用]