は

[Guest]

これは無料gated_clkグリッチを生成する回路の次の？

A.always（posedge CLK）のゲート"=アン@;
gated_clk =＆〜clkゲートを割り当てます。

B.always（negedge CLK）のゲート"=アン@;
gated_clk =＆〜clkゲートを割り当てます。

C.always（posedge CLK）のゲート"=アン@;
〜clk gated_clk = |ゲートを割り当てます。

D.always（negedge CLK）のゲート"=アン@;
〜clk gated_clk = |ゲートを割り当てます。

この面接の質問ですが、私は上記の答えのcorectは、私が間違ってアムは思わないか？

 

[Guest]

[No message]

 

[sameer_dlh25]

こんにちはリトル、

私はBの答えが正しいと思う。

これは'必ずクロックの非アクティブ期間のアン'は常に変更されます

<img src=¥"http://www.edaboard.com/images/smiles/icon_biggrin.gif¥" alt=¥"とてもハッピー¥" border=¥"0¥" />

 

[Guest]

____ ------ ____ ------ ____ ------ ____ ------ ____clk

------____------____------____------____------‾ clk

------------------------ _____________________en

----- ____ ------ ____X____________________gate_clk

もしBを選択
私はそれをX点では故障するだろうと思う
この時、ローからハイに（〜CLK）の変更、ハイからローへの変更アンで。
もし我々は、RTLシミュレーションは、故障していない
、それはおそらく不具合があるが
、 我々は、レイアウト後のシミュレーションを行う

 

[rakesh1234]

answertです

 

[Guest]

____ ------ ____ ------ ____ ------ ____ ------ ____clk

------____------____------____------____------‾ clk

___________________ -----------------------アン

___________________x___ ------ ____ ------ gate_clk

場合に選択
私はそれをX点では故障するだろうと思う
この時、ハイからローへ（〜CLK）の変更、ローからハイに変更アンで。
もし我々は、RTLシミュレーションは、故障していない
、それはおそらく不具合があるが
、 我々は、レイアウト後のシミュレーションを行う

 

[nemolee]

あなたの面接の質問の前提条件が必要です。
アンCLKで同期され
、 ほとんどの位相シフトしている。
がない場合は
、 この前提条件で、このデザインのクロックドメインのメカニズムを横断する必要があります。