のverilogでの時間スケールを選択

[rama_bing]

どのようにタイムスケール（時間の単位を選択する/時間の精度）指定された設計のための？
ありがとうございました。

 

[ljxpjpjljx]

あなたのシミュレーションの精度に関連資料議事録！

 

[rama_bing]

ご返信いただきありがとうございます。
私たちは自衛隊のアノテーションを使用してポストレイアウトシミュレーションだけでもし私が間違っている（してください）私が正しい精度の必要性を感じる。
は
、 精度が重要ですが
、 他の状況ではありますか？
中に何シミュレーションのためのタイムスケールを選択する我々を考慮する必要が要因？
あなた..ありがとうございます

 

[Guest]

[No message]

 

[cnz]

お知らせまで

は、RTL、1ns/10psの
glv、1ns/1psの

 

[Syswip]

引用：は、精度が重要ですが、他の状況ではありますか？

 

[skyfaye]

適切な時間スケールでの選択は非常に重要です。それだけでなく、あなたのシミュレーションにかかる時間は
、 シミュレーションの正確さには影響しません。の例を見てみましょう。あなたのデザイン全体を単一のファイルで構¥成され
、 それだけは
、 次のロジックがある：

常に（posedge CLK）の開始@
（！rst_l）の場合
cpu_interrupt"=＃1 1'b0;
その他の
cpu_interrupt"=＃1 s2m_interrupt;
終わり

次に
、 あなたの1ns/1nsすることができますタイムスケール。

しかし
、 コードは次のようなものです：

常に（posedge CLK）の開始@
（！rst_l）の場合
cpu_interrupt"=＃1.5 1'b0;
その他の
cpu_interrupt"=＃1.5 s2m_interrupt;

次に
、 タイムスケールが必要1ns/100psする。

両方の例については、場合）、さらに細かいタイムスケール（例えば1ns/1psすることができますあなたのシミュレーションはまだ動作しますが
、 それが不必要にあなたのシミュレーションに遅くなります。

-洪