のSpartan第二の問題

[msemse]

やあ、
私SpartanII設計に問題がある。私spartanIIと5Vロジックデバイスを駆動しています。これらのロジックデバイスですL293DのDCモータ駆動およびAM26LS32の直交エンコーダからの信号を受信します。質素な第二の5V許容されます。私は
、 サーボコントローラ上で働いています。
私の問題は私のVHDLコードを書いています。私の最初のVHDLコードのすべてを含まない
エンティティのピン。時iは
、 新しいコードを書いて
、 さらに1番ピンとiが含まれてこれが私のデザインが失敗するピンに何かを書く。私はこの問題を理解することができませんでした。
誰かがこの問題を回避するすべてのアイデアを持っている？
-
シナン

 

[Guest]

どのような場合とはどういう意味か、"私のデザイン"に失敗？は、FPGAはないとして
、 または意図は
、 ザイリンクスのツールは
、 ビットファイルを生成に失敗する機能¥は？

ザイリンクスのツールは
、 コードを最適化されます。場合は、VHDLの
、 または入力として有効な入出力端子を持っていない
、 最終的に、これらのツールは
、 デザインから
、 このロジックを削除したIOピンをドライブしないたくさんある。後には、IOピンと再追加すると、ツールはもはやデザインは
、 もはや一部に適合する可能¥性のあるロジックを取り除く。

してください情報をもっと見るプロセスは失敗し
、 どのようなエラーメッセージが与えられているビルドのまさにステージを提供します。

メモリ内のサーボの設定を保存するか？おそらく
、 デザインのRAMブロックを実行している。

 

[Guest]

[No message]

 

[msemse]

親愛なるバンジョー、
ご返信いただきありがとうございます。
私はXSTで
、 ビットファイルを生成することができますは、ISEプログラムを使用しています。エラーメッセージが発生します。私がダウンロードしているビットは、FPGAに、私はこれは
、 新たな付加コードはシステム上ではない
、 古いシステムとの相互作用がときに
、 新しいコードまたは前に
、 依存する前にシステムは動作すると期待しているファイル
iは新しいピンを追加し
、 代入文のように見せる
new_pin"= '1';
または
new_pin"= '0';
とUCFファイルのようにphsicalピン割り当て
NETのnew_pinカシミール= p_something
は、ISEプログラムは
、 ビットがファイルのときに私はそれが古いデザインが失敗したFPGAへのダウンロードを生成することができます。
任意のアイデアを得たのか？
敬具
-
シナン