のRTL機能¥シミュレーション

[vishwa]

こんにちは、

私はVHDLをVerilogの/使用して設計のRTLを持っているより知識を。プロジェクト複数の勤務です。

しかし、私は説明午前のRTLの機能¥シミュレーションに非常に新しい。私はセットアップをテストベンチの設計方法がいくつかの質問です。

1。何がベンチ中に設計考慮される。

2。どのようにデザインの内部信号をのためのチェックイン

3。機能¥を機能¥を複数の場合はおり、RTL設計の完全な方法を確認します。

4。どのようなシミュレーションが実行されるタイミング。どのようにレベル来て、それは、デザインのRTLでタイミングをispossibleを確認します。私が生成されるネットは、ゲートの一度も考えたタイミングができますverifedしています。

ごについて、このに役立つ私。ご連絡私はシミュレーションですが、どんな本/ RTLの約教師を学びます。事前のおかげで、

Viswa

 

[emil1985]

こんにちは、

ここに役立つかもしれない本いくつかのリスト：書き込みテストベンチ：HDLのモデルの機能¥検証、ヤニックバージェロンによるSecond Editionの
バージェロン書くヤニックでSystemVerilogのをテストベンチを使用してあなたは、PDFファイル、インターネットで本を2番目の見つけることができるのが、おそらくそれは本のコピーになるだろう。

よろしく。

 

[Guest]

[No message]

 

[sree205]

うまくいけば、これらの答えは、質問ウルの出発点になること。

1。何がベンチ中に設計考慮される。
コーディングされてRTLは確実にその機能¥を対象と正しくチェックさがチェックされますに部品はすべてのことを確認のRTL。これは、報道のコードは、確保することによってとは行わは手段により書面"ポイント"機能¥カバレッジ％100

2。どのようにデザインの内部信号をのためのチェックイン
設計ではいくつかの、内部信号はまったくチェックされません。これは、検証のブラックボックスのメソ¥ッドが呼び出されます。Incaseの必要に応じて、その実行する最良の方法を確認し、内部の信号を、Verilogでメソ¥ッドを階層的に使用してアクセスします。

例：u_addの場合インスタンスが、モジュール、および存在する場合の方法を、この信号と呼ばれるXの一部に、上が渡される他のモジュールで、そのことを表¥示するいずれかの可能¥なモジュールレベル信号に結核または割り当てトップに。

=割り当てる×（u_add.x）

3。機能¥を機能¥を複数の場合はおり、RTL設計の完全な方法を確認します。

いずれかの監督の書き込みテストケース時間1ケータリングする機能¥で、またはテストケースを書くのランダムな制約を提供することによってこのようなヒットことをのみ表¥示されますチェックする機能¥が。

4。どのようなシミュレーションが実行されるタイミング。どのようにレベル来て、それは、デザインのRTLでタイミングをispossibleを確認します。私が生成されるネットは、ゲートの一度も考えたタイミングができますverifedしています。

タイミングシミュレーションのみネットので行われているヘルプ。また、シミュレーションと呼ばれるゲートレベル、それが前にかかるアカウントとしてDUTの刺激に遅延を関連付けられている特定のゲートネットリストおよびドライブがあります。これは、タイミングのチェック方法を網羅です。インプレースこの、スタティックタイミング解析は、しかし、刺激がされ使用される、日、これらのない提供のタイミングは、円弧のタイミングによってはチェックされます。

コメントと修正を歓迎します。

 

[saikat]

1。アーキテクチャの構¥成など）がテスト接続するためにDUTとしたインターフェイスのために接続する場合を最初の（環境を検証デザインパッケージ、portmaps機能¥と必要な手順。次に、DUTの機能¥をオオメカメムシをテストケースを設計するテスト。

2。ModelSimをする場合使用している場合は、それが動作を信号、表¥示可能¥なすべての。しかし、機能¥テストの動作は確認信号の練習良いされていない場合は、ファイルをレポート表¥示するテストの結果によって必要が冗長テストベンチをベースしたテキストを生成調べることができますファイルとは、テキストテストの結果として。間違った場合はいくつか行くことが、その波形を参照してください。

3。にVerilogを機能¥をそれぞれの確認の/ VHDLのです使用して場合は、DUT場合においてのあなたは、テストの監督ているデザイン。彼らはSystemVerilogのようなランダムスティミュラス生成機能¥を持っていけない。

4。タイミングシミュレーションは、アカウントにした撮影ゲートシミュレーションで機能¥している拡張デバイスの遅延。デバイスザイリンクスの場合は、生成する必要があります。でModelSimのシミュレーションをタイミング実行するためにISEのファイル自衛隊。あなたのシミュレーションをタイミング実行している信号をふるまい中に内部表¥示されませんModelSimはされます。

グッドラック検証を

<img src=¥"http://www.edaboard.com/images/smiles/icon_biggrin.gif¥" alt=¥"非常にハッピー¥" border=¥"0¥" />