のRFドライブアンプと、その電流密度

[sharkies]

私は、RFドライブアンプを持って、私はそれのためにTSMC社0.9nm NMOS_RFを使用しています。これは、それぞれの指の2.5um 12指を持っています。トランジスタは約2mAのそれを通過しています。私は、PDKによって提供される私のトランジスタのレイアウトをチェックし、それは各指のdiffustion面積はmetal1（接触を含む）0.14μmの幅があることを示している。それがいるので、これは、2mAの運ぶためにドレイン - ソースノードで金属の幅の約0.14えと* 6 = 84um与え、12指を持っています。これは、私たちは、親指のルールを使用する1mA/um電流密度ルールを下回る。私は、拡散領域を増やすとmetal1幅を広げていますか？私はこれが正しい解決策であることを考えているが、それは修正作業の膨大な量の原因となります。は楽しい！私は、現在の密度の問題と移動に無視して、することはできますか？それが問題を引き起こす絶対か？それとも、単に研究目的用IC検出さ行くことができる信頼性の問題の詳細です。私に知らせて

 

[dick_freebird]

あなたの現在の密度ルールはいくつかの最大温度、サービスファクタと寿命が必要に基づいています。私にとって、それは125℃、100％、10歳です。歌ってクリスマスカード用チップを作る誰かが少し厳しいかもしれません。このような短い指は、すでに電流密度に違反して使用すると、同様に電力密度と自己発熱をもっと詳しく見することができます。あなたはMet1幅が制約されないように（Met2以上の櫛にビアを）垂直方向に電流出力を取って検討することもできます。あなたは、より高いレベルでの高充填率を持つことができ、より高い電力構造の静電容量の低下離れてなくテーパ構造と空間のFETセルを行うことができます。あなたの上、厚い金属層を使用する（すべてのこれらのビアの抵抗を犠牲にしても基板の容量を最小限に抑えるように）、パワーアンプの良いでしょう。電力密度は可能性が高い問題であることを考えると、あなたはFETの最小最小最小のデバイスが使用する（言う）大きさは2xNソースとドレイン領域作成しないことがかもしれないが、少なくとも2倍の金属の幅を取得する、共有。はい、これはのS / D底板領域を追加します。

 

[sharkies]

ありがとうございます。それは非常に参考にした...混乱して少しだ我々はそれは、市場の製品としては、私たちは私に以下の注意を払う余裕が強健になるように必要がない場合は基本的には、ナットシェルでは、電流密度ルールは、チップ信頼性に関係しているあなたは、電力密度が何を意味するかと？どのようにされ、電流密度違うのですか？あなたの番目の段落によると、基本的に私は金属製の幅の右側を高めるために拡散領域を増やす必要があります？私はそれを実装するあなたは番目の段落に記載されている方法では十分だと思った....ない？

 

[dick_freebird]

電流密度が長期的に金属の移行についてです。電力密度は、チャネルと、他の消費要素のローカル温度上昇を設定します。潜在的にターンオンにつながる高タンあなたの体の抵抗とBJTのベータ版の両方の上昇寄生し、単一のトランジスタで/熱暴走ラッチ。薄膜SOIではそれだけでヒューズ可能性があります。ポイント"ヒータ"からの熱の上昇を計算するトリッキーなの種類、および有限要素ツールなしで、それらのコレクションは、おそらく手に負えないです。考慮するもう一つのオプションは、デバイスが両端から供給されることです。つまり、各ローカルのSは、Dストライプ（千鳥タブ）の両端にダウン/開発、並列ストライプ、を介してトップレベルのSを配布して使用する（言う）met2ストラップです。これは、エンドの指の電流密度を半減させる、さらにdebiasingに役立つことがあります。