のESD質問:出力/ドライバ保護

V

vivace

Guest
(また
、 アナログIC設計のフォーラムでは、スパムのために残念)投稿

そこのESD保護を一般的な構¥成です。

私の質問です:ルピー出力ドライバを保護すると、出力周波数もそれによって制限されます。私は帯域幅目的のためにルピー抵抗を削除できますか?

私は
、 いくつかの文書を読んで
、 いくつかのわずか主なESD保護機能¥として
、 ダブルダイオード(ないルピー出力ドライバを保護する)。その一方で、特にCDMのイベントは、esdのイベント中に、10Vより大きいことができるよりも
、 パッド(Vpad)で
、 ノード電圧。それにも使ってスタックトランジスタを十¥分に出力ドライバを保護しないとみられる。

お気軽に私にあなたの意見を伝える無料です。

事前に感謝します。

 
申¥し訳ありませんが、あなたがこの添付ファイルを表¥示するためにログインが必要です

 
としてこのESDの時点で
、 それゆえダイオードを保護するの生活を改善するために
、 現在のラッシュを制限するかもしれないが、通常はルピーが存在する必要があります。

 
コアでは、ESD要件を...)のため、ESD保護の概念(技術、ドライバの堅牢性、ドライバーのサイズは
、 詳細を知ることがなければ
、 このquerstion答えるのは難しいです。その場合は
、 単に回路のESD性能¥への影響があります削除を期待することができます抵抗があるには理由が配置されます。

しかし、一つだけはっきりしている:もし改善帯域幅のために抵抗を削除するにはまだ場合は
、 他の保護方法を調査する必要が良いのESD保護をします。

ための様々なオプションのようにしていること
-は
、 コア/電源保護クランプ低トリガ電圧とESDストレス時の低電圧ドロップして確保する。
- IOとはコアクランプの間のバスの抵抗を低減可能¥な限り
-ダイオードとドライバの間には、低キャッププライマリ保護クランプを含めます。場合は
、 シリサイドのドライバのブロックを削除することができますでも
、 この帯域幅の一層の向上につながることがあります。
- ...

私を知ってみよう必要な場合は
、 この問題に対するソ¥リューションの設計をサポートします。

ESの

 
おかげで、dipnirvanaとESDSolutions。

ESDSolutions:

私が使用保護はほとんど同じ添付の画像などです。パワークランプのプライマリとセカンダリのESDとRCクランプをダブルダイオード。静電気の要件は
、 業界ではスタンダード。

私はケイの出力ドライバのブロックを使用していない。彼らは単に
、 通常のI / Oトランジスタ。

ダイオードやクランプのON抵抗(〜1ohm)とバスの抵抗も小さく
、 低い値に最適です。

すぐに戻って元の質問に、ルピーはまだ必要ですか?私は他の主な使用目的の代わりに
、 ダイオードのESD低キャップを維持する必要がありますか?

ありがとう、
vivace

 
ESDダイオードは
、 コアに
、 現在のように不要なのESD resisitanceとダイオードからは、CDMの設計時に配置されます保護するために配置される1つは気に撮影されます。

 
構¥造があるとIOパッドです-ので
、 それだけではなく
、 入力または出力されます。

入力保護についてりんして
、 プライマリとセカンダリのダイオードが使用されます。
genral主ダイオードの出力はOKです。
私は信じルピー抵抗は非常に小さい。とかなりに対するESDパルス余分な電流時の出力ドライバを保護します。そのreistor(まあ私の意見では)確実にそのほとんどは
、 現在の放散される主なダイオードで。
ルピーシリサイドブロックでは
、 出力FETのドレインを交換することができます。そこにスピードとRDSonので
、 最小限のシリサイドblckエリア置くことができる影響を受けることができないだろうが
、 病気に必要な保護を提供します。あなたシリサイドブロック(時々 )大きなゲートの大きさが必要とする問題に遭遇する可能¥性がある一方、。

、10Vのパッドの上には
、 ダイオードと出力ドライバでは
、 寄生ダイオードが有効になります。あなたも....主な保護を必要としない場合があります出力FETのサイズに応じて

静電気パワークランプ-今現在の高速の多くのシンクできるようにしなければならない場合
、 クランプのアーキテクチャによって異なります。そのためのMOSクランプベースのgenerla最小サイズで400um最小値です。とthoeクランプ普及する必要があります死ぬarround。

BWはダイオードを改善するためにして
、 静電容量のためにルピー
、 はるかに大きな役割を果たす。そしてそれは何かを使用するのは難しいです。あなたダイオード領域のパルスを放散するダイオード接続されたFETで、ggNMOSですが
、 まだ大きいし
、 それを避けるために
、 ハードの時間があることができます。
するリスクを
、 独自のカスタムのESDを使用して
、 実績のある1つの喜んでいるので問題は- ?

 

Welcome to EDABoard.com

Sponsor

Back
Top