のATPGパターンが有効？

T

toobad365

Guest
した後にパターンをテストする私の生成私はATPGを
エラー時にメジャーのPOいくつかあるのrとNCのプロセスをキャプチャする
どのようなエラーが発生することができますとすればよいの？
間違っているパターンは？
どのように問題をすれば、デバッグ？追加分後35：私のパターンは、れているシリアル。
しかし、対策はPOいけないのパスを、必要かどう私は？
場合シフトパターンやパスキャプチャパターンがdontは？どうすればよいのですか？追加分後36：私はPTシミュレーションからsdfファイルパターンを
エラーがあるか？
どうすればよいのですか？

 
私はタイミングを推測するパターンに閉鎖期間未満のPTです。周波数低速で試して実行している

 
こんにちは友人、

だけではやチェックした場合は小切手ライブラリモデルをサポートして負のタイミング。Mostlikely、それがステージ共通この問題が行われました。

また、uができない、または確認するかどうかのPTホールドのタイミングがきれい。

ASICベースdft.com

 
のお返事のおかげでみんな、。
私はPTの結果をチェックし、ホールド時間洗浄されている。
しかし、キャプチャプロセスも失敗します。---、ほとんどイライラする私は。追加分後に2：私は、1MHz〜10MHzのスキャン変更からクロックを
しかし、キャプチャの問題はまだですが

 
タイミングはやチェック負のUが持っていないサポート確認されればあなたのライブラリーのモデルが。

1。としてPT）の行う任意の参照してくださいuが負のタイミングを以下に示すようなファイル（生成された自衛隊では。
（）ホールド（...エッジSE）の（..エッジクロック）（-0.270：-0.123：-0.123）

その場合は、ウルのタイミングモデルは、チェックのタイミングVEのある支援このようなの、。

スニルBudumuru
ASICベースdft.com

 
してくださいステージのDRCチェック中に警告をして見てください。

toobad365は書き込み：

私は後に私の生成パターンをテストするときにテスト生成

メジャーのPOにあるのrいくつかのエラーとNCのプロセスをキャプチャする

何が私がエラーでできますか？

パターンが間違っていますか？

どのように問題をデバッグできますか？
追加分後35：
私のパターンは、シリアルパターンです。

しかし、対策はPOいけないパスを、私は何をするべきか？

場合シフトパターンまたはパターンはいけないが通過キャプチャ？
どうすればよいのですか？
追加分後36：
私は、パターンをPTからsdfファイルとシミュレーション

いくつかのエラーが何ですか？

どうすればよいのですか？
 
ログをATPGをでの警告。

またチェックのATPG警告中にいくつかのかもしれない。の回路の種類は、いくつかのシミュレータのロジックでこの不一致をすることができますがシミュレートされた期待の間の値によってテスト生成。

sunilbudumuruは書き込み：

ここで、r警告
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top