のADC設計パイプライン

[carlyou]

論文ならいくつかご紹介やアドバイスを私はしたい設計12bitの、65のパラメータや'こと私が手に様々なモジュール、どのように80MHzのはパイプライン型ADC、などのサンプルの解像度、太田利得を、上などを私にすることができますいただけますか？理由から、一部、私はのHSPICEのを使用する必要がデザインを私にシミュレートするウィンドウとlevel49しかないTSMCの0.35モデルを目指しているそれは私の達成に十¥分ですか？どうも有難う。
カール

 

[Guest]

[No message]

 

[Guest]

たぶん、あなたは次のように、これらの論文を読むことができます：
パイプライン5 - Mサンプル/ Aコンバータはだ9ビットアナログ-ディジタル
舞台の解像度を最適化アプリケーションのパイプライン、多段デジタルコンバータのためのビデオレート-、アナログ
10 - b 20 - Mサンプル/ Aコンバータはだアナログ-デジタル
冗長性コンバータディジタルアナログデジタル補正回路のテスト間接
著者はプロジェクトですルイスこの含まれてメソ¥ッドをすることができますインターリーブは、時間。

 

[mitgrace]

TSMCの0.35umプロセスは、これは、少しハード
我々は、パイプラインが実装80M/12bit ADCを
我々は、太田のように、使用してToshiba参考文献に使用するプロセス、モス、ほとんど我々は0.35でええと、しかしMOSを我々が使用して級プロセスの一部の重要な。それがオタには、ゲインの高ことができます得るものです。高帯域幅

 

[carlyou]

mitgrace、モデルがあなたの場合は、コピーを送るのを私にするかをダウンロードして伝えることができる場所私が？carlyou3656（）で163.comは、多くの非常に感謝を。