の設計>低消費電力

J

jcpu

Guest
ライブラリは誰もが携帯で0.5Vのデザインをこれまで行わdigitsl
または0.5ですが、は= VDDに仕事でライブラリを携帯する方法ことが1V

 
あなたは電源電圧の0.5トランジスタの仕事をシリコンことはできませんを確認します。

プロパティは、シリコン半導体の接合を逆バイアスで0.7Vの指示の最小値を理論的。0.7Vの制限は電源供給低いため実用的で、上記の電圧降下を必要とするいくつかの電圧については0.9V动作も[あなたは。あなたは、より低いことができるが取得できません。追加分後に2:...そして、別のもの:

あなたが行を対象に記載され低消費電力を。それは事実だが、電圧が数十¥年の低い着実に移行することで彼らのチップ消費電力下げることができるデザイナーがいるが。しかし、今は電圧に達した最小限供給しており、それはゲートがなぜ電力クロックゲーティングなど他の電力節約技術のそこにあるほど関心が。

 

Welcome to EDABoard.com

Sponsor

Back
Top