の種類は、ADCの何

B

benchen

Guest
解像度は8ビットは、クロック周波数は1MHzですについて。
どの構¥造を実現することを選択私は、低消費電力と小面積？
どうもありがとう。

 
こんにちはbenchen

1Mspsです1MHzのクロックは、あなたが提供しているシステムか、またはあなたがいないことを意味するの？

解像度。8ビットの- [OK]を、しかし、どのような精度？ą0.5Lsb？ą1Lsb？ąが2LSB？.....

低消費電力-どのように安いのか？
入力電圧範囲？
入力数＆型がシングル/ダブルエンド？
どのようなシリアル出力型の/パラレル？
どのような電源電圧？シングルレール/ダブルレール？
どのような基準-内部/外部？
どのような制御-コマンド/自動？
どのようなパッケージ-ディップ/実装

より良い定義=>よりよい解決策

...博学者

 
私は良いと思う2サブレンジング手順はarhitectureします。

 
周波数利用可能¥なクロックは、すでに高いSARのは最良の選択場合

 
こんにちはすべて
どのようにアプリケーションの要件またはことを知ってADCの無のタイプを任意のをお勧めしますすべての場合誠実？-または混同しない投稿ができますか？

無知-見て、ブラインドをリード無知-。

EDAboardはそれが少し読者がいるので、多くの混乱があるのだろうか。

...博学者

 
に沿ってimportatnt質問と博学...だと思う私は私が欲しいに追加する1つは...詳細1 ....

......ノードは何です技術と技術

ところで：長いなぜ質問ので、発信者がですサイレントsankudey

 
申¥し訳ありませんが返事をので最近。今日はログインできない、それは変だ

はVDD = 1.8、1つのsuply。プロセス：Toshiba参考文献。
ヴィンはシングルエンドはから0〜Vddを。
クロック1MHzの。解像度：8ビット、7ビット有効ビット>
消費電力は6mW以上であることが少ない。
リファレンス：内部（バンドギャップから、それがbymyselfを設計されるために必要なも）
パッケージとコントロールの種類は、今までオフにされていません。

選択肢がありますSARは最高？

可能¥であれば、使用してpiplelineはそれをすると、？（私は消費を意味するパワー）
パイプラインかで必要なシングルエンドの回路の差動ですか？
とヴィンの範囲に問題があるも、それは、〜から0 Vddをパイプラインですの[OK]をそれは？

おかげで多くの。追加分後に1：選択した場合、高い周波数の私が必要クロックがされていない可能¥ADCは、これ？

 
バンドギャップを含んでいません。可能¥ですが？は難しい音も。

 
こんにちは、
私は消費推測電力6mWウル仕様の.....長い間停止議論を

私はちょうどを避ける私experianceをからできるという1つの事であるuは..... ... H回路を選択/アーキテクチャを潜在的に必要はS / HまたはTが...ループのCMOS .....として一般的に閉鎖にアーキテクチャは、AMP -さ/ HBTのように続いて（以外のOP ).....高い周波数のBJT...whereのオープンループは優先された......来るように必須、それがであるか可能¥性が高い、1つはS / H T / Hは、解像度（ ）ビット8を追求.........カウント最終的に増加するトランジスタを...可能¥性があります消費等のブートは、ストラップ..... 6mW、潜在的な部分をの採用する必要があります私は言った- 8ビットとしてuが精度高いのuは問題がこれに更新し続けるに....それは.....挑戦本当のようになる

gdの運...

sankudey

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top