の検証

[harryzhu]

する形式を、そう実行私はフォーマル検証を私は後に、必要としないが、FPGAの検証をゲートに何かを変更私は私は、取得ネットとした完成に合成レベルのネットリストどのようにすべき転送私は？

私は、直接クネットリストを（）で遠方監視読む流れを終えた全体とFPGAに燃えています。タイミング情報の意味をなしているので、詳細はこれらを含むステップがいるような。

FPGAの他人やコンパイラとして私はそのように、実行するためのツールを行うですかはわかっている場合がある。アドバイスをする場合の一部または与えることは私が手助けをしたいような経験をすると、希望ですか？ヘルプお感謝の

一日を良い！

よろしく、

Harryzhu

 

[Guest]

ネットは、プログラムを取得FPGAができる移植するにFPGAを介してEPROMを、JTAGの使用してインターフェイスを燃焼して、または。そのため、

bitgenファイル）をTEKHEX、EXORMAXあり、することが変換にPROMのフォーマット（MCSの。私たちは、ISEのPROMgen使用できます。ので、PROMのファイルを生成およびEPROMにダウンロードします。（プログラムからなるFPGAは）追加分後に1：ネットは、プログラムを取得FPGAができる移植するにFPGAを介してEPROMを、JTAGの使用してインターフェイスを燃焼して、または。そのため、

bitgenファイル）をTEKHEX、EXORMAXあり、することが変換にPROMのフォーマット（MCSの。私たちは、ISEのPROMgen使用できます。ので、PROMのファイルを生成およびEPROMにダウンロードします。（プログラムからなるFPGAは）

 

[gliss]

おそらく、フォーマルシノプシスのようなHDLで何かを元のネットリストをに対する新たなチェックしたい。検証実装では、関数ですあなたがいるため、タイミングを行う必要はありません。

 

[harryzhu]

しかし、私は検証作業を行うよりていないが、私はシミュレーションポイントの関数のテストを追加いくつかので、私はバグがありますそれは場合だかわからない。

 

[Guest]

[No message]

 

[gliss]

適用同じテストベクトルネット上に新しい。それが機能¥するアイデアを与える。

 

[harryzhu]

まあ、私は考えて本当の必要がありますかあなたが私の。チップを我々は、そのバグが1つ私たちはそれをデバッグします。しかし、検証を、ネットリストをレベルの我々が変更されたゲート後からテストベンチ我々がしたこと貧しい人々 、我々は、と形式正式な実行の検証と検証をネットリストをにで読んで今回は、同じク（で）FPGAの実行遠方監視する。私たちの上司は人だ独断と彼はタイミングを考えて不足しているので、RTLの関数の権利を確保するため私たちはできないテストベンチを確認するFPGAのASICのタイミング情報をに尋ねると、読んで私たちを、ただし、わたしが知っていると、FPGAの検証ができる機能¥のみをテストするはタイミングとFPGAのタイミングは情報と異なるは、完全にASICのも、タイミングの私たちが読むにASICのは、検証のタイミングヘルプをもっとよさがない。
ツールをFPGAを直流私が見つかるまでの転送を行う1つの今検索私は、私がツールを使用していないとわからないことをする場合行うことができますが。誰がそれらを使用しているし、助けを与える私のだろうか？

あなたの一日と感謝のヘルプ恵まれているが！

よろしく、

Harryzhu