の偏差のCMOSのPNP>プロセス

[jackyhsu]

親愛なるすべて：

Paracitial PNPデバイスは、設計されるアナログで一般的に使用されます。しかし、私はカバーを見つけるそれは偏差のサンプルが大きすぎる（約 / - 10％97％）。使用する必要がない人と同じ経験をまたはPNPは提案ですか？

エミッタ面積：10x10um
プロセス：0.35um/0.5um

おかげで..

 

[ambreesh]

でしたあなたが話をしてください。精巧uはどうです偏差が。
現在はそれがVBEまたはです（彩度）

 

[Guest]

[No message]

 

[Vamsi Mocherla]

はい、それはコーナーです一般的なPNPsのvaryabout 10％以上の寄生傾向が。デッキのSPICE実際にあなたの場合は見れば、バリエーションをそれらが参照してください。それはすべて使用している良いことは、プロセスによってどのようにします。

 

[jackyhsu]

偏差とは、な差異を意味コーナーの"拡散"処理しません。
アウトのテストパターンは、フィードする定電流（UA）と測定Vbeは。

ありがとう。

 

[ambreesh]

することができます解釈私は、あなたのVbeは、ウエハから10％のサンプルでごとに異なります同じサンプルで。
また、サンプルでは、ている彼らは上に分散すべてのウェーハや地域1ローカライズから。
そして）場合よく知っているでVbeはは様々な10の自然に比例して％私が想像できないですinversly varationは（VbeははIc）を固定の対数である（我々はすべての。