G
Guest
Guest
こんにちは、私はdeserialzer、彼らと一緒に使用/開発評価ボードですそして
、 彼らが私としては、FPGA上のコードを与えたXilinx社のFPGAとアナログデバイスのボードを買った。これは3モジュールと1つのUCFファイルを、だった。nplファイルファイル（。ビットと一緒に。司会は
、 ロードされたファイル）今のISE 7.1で
、 このプロジェクトを開き
、 それが自動的にフォーマット伊勢nplファイルに変換私に言った
、 この新しいバージョンです。私は（と私"を生成するプログラムファイルのヒット曲"、それは。bitファイル生成されるが
、 私はそこに4が発見した3モジュールとUCFファイルに含まれる）は非常に原油のテスト後
、 私はプロジェクトを開くかの制約が失敗？
* TS_ADI_Clocking_inst_rxclkdcm_p = PERIODTIMEGRP"ADI_Clocking_inst_rxclkdcm_p"TS_dco_p段階0.465ナノ秒高の50％2.380ns 2.514ns 1
* TS_ADI_Clocking_inst_rxclkdcm_n = PERIODTIMEGRP"ADI_Clocking_inst_rxclkdcm_n"TS_dco_p段階1.656ナノ秒高の50％2.380ns 2.454ns 1
*オフセット= 0ナノ秒1.19ナノ秒の前にお試し版"dco_p"0.000ns 1.500ns 3がVALID
* TIMEGRP""オフセット=で、1.19ナノ秒"TIMEGRP rxclk_n_grp - 1.190ns 0.051ns 3の前にお試し版"dco_p 1.19ナノ秒VALIDにnegedge_input_pads
どのような一般的にはどういう意味です...私はちょっと新しい午前だけでは何をチップ上に行く方法と
、 そのことを学ぶしようとしています。私は
、 テストベンチを作成し
、 オムニバスでシミュレーションを参照してください段階にしようとしています。ので
、 誰でも簡単な方法/何ツーこれには私に与えることができる？おかげで多くの
、 彼らが私としては、FPGA上のコードを与えたXilinx社のFPGAとアナログデバイスのボードを買った。これは3モジュールと1つのUCFファイルを、だった。nplファイルファイル（。ビットと一緒に。司会は
、 ロードされたファイル）今のISE 7.1で
、 このプロジェクトを開き
、 それが自動的にフォーマット伊勢nplファイルに変換私に言った
、 この新しいバージョンです。私は（と私"を生成するプログラムファイルのヒット曲"、それは。bitファイル生成されるが
、 私はそこに4が発見した3モジュールとUCFファイルに含まれる）は非常に原油のテスト後
、 私はプロジェクトを開くかの制約が失敗？
* TS_ADI_Clocking_inst_rxclkdcm_p = PERIODTIMEGRP"ADI_Clocking_inst_rxclkdcm_p"TS_dco_p段階0.465ナノ秒高の50％2.380ns 2.514ns 1
* TS_ADI_Clocking_inst_rxclkdcm_n = PERIODTIMEGRP"ADI_Clocking_inst_rxclkdcm_n"TS_dco_p段階1.656ナノ秒高の50％2.380ns 2.454ns 1
*オフセット= 0ナノ秒1.19ナノ秒の前にお試し版"dco_p"0.000ns 1.500ns 3がVALID
* TIMEGRP""オフセット=で、1.19ナノ秒"TIMEGRP rxclk_n_grp - 1.190ns 0.051ns 3の前にお試し版"dco_p 1.19ナノ秒VALIDにnegedge_input_pads
どのような一般的にはどういう意味です...私はちょっと新しい午前だけでは何をチップ上に行く方法と
、 そのことを学ぶしようとしています。私は
、 テストベンチを作成し
、 オムニバスでシミュレーションを参照してください段階にしようとしています。ので
、 誰でも簡単な方法/何ツーこれには私に与えることができる？おかげで多くの