のパスを>

[kameswari]

こんにちは、

できる人なら誰のplsはパスはfalseを詳しく説明するか？

、について
カムズ

 

[gerryhsu]

アナライザでスタティックタイミング。アナライザは、遅延を決定するには、出力が実際に影響を与えると考えパスのみ。場合、アクティブにされることはパスまたは感、それが遅延することができます貢献可能¥性はありません。このパスは、パスはfalseと呼ばれる。

 

[Guest]

[No message]

 

[efundas]

どのようなドメイン例えば、パスから1つのCLKのCLK非同期ドメインに別の（約非同期パス）。合成のパスはfalseしないとしても考慮我々は。

 

[Guest]

コンパイラではシノプシスデザインの場合はfalseパスが制約を無視タイミングれているパスがあなたはどの。ドメインの例では、クロックが交差異なる非同期。状況下で、この場合は、パスこれに合成を無効にするタイミングベースになるがあります。

 

[Guest]

パスの'falseもう1つの例は、'が、知っている"それは複数の希望する複数のクロック位相のパス"のみデザイナーが時計のパスシノプシスのDC -コンパイラ/サインオフはしないでください。パスを追加する虚偽では、このような場合に使用される救済の時間制約することができますがデザインの知識は事前に追加しました。

 

[tom123]

偽のパスは、これらのパスはそのしないタイミングは気

たとえば、信号が境界非同期通過を。宜しくkameswariは書き込み：

こんにちは、できる人なら誰のplsはfalseパスについて詳細に説明する？、について

カムズ

 

[nittinsharma80]

こんにちは、
添付ファイル移動を。それは詳細はfalseパスをに説明します。
、について
-はNitn米
申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての