のデザインは

[frever]

私は
、 葛ソ¥ースdesginしたいのは
、 出力5GHz帯116dBc/Hzと（時）10kHzの。しかし
、 内蔵PLLにより目標を達成することは困難です。誰かが私のターゲットを取得するいくつかのアドバイスを与えてもらえますか？
ありがとうございました！
2005年11月30日13:54 freverで記事を編集、編集回数：1合計

 

[Guest]

[No message]

 

[sunnySan]

また
、 ピンダイオードを使用すること
、 それは
、 選択した周波数での意思決定によって振動するように不安定な

 

[biff44]

場合は
、 適切な単位での位相雑音を指定されていません-何を意味することはありません。あなたdBcの必要がある/ Hzの

固定5 GHzの出力については、好ましくは
、 シリコンバイポーラトランジスタで作られた、バラクタ誘電体共振器発振器のチューニングを取得し
、 非常に狭いループ帯域幅でのロックの段階です。最小除数の比率をPLLのチップを搭載（または最も高い比較周波数可能¥）を使用（50 MHz用、インスタンス用）を撮影。500 Hzまたはそうではループ帯域幅はそのままで、あなたのショットの場合DROの低さに十¥分な位相雑音があります。

といい
、 クロック、低位相ノイズのチップを使用します。

要するに、実行してノイズをお客様の仕様を満たしているDRO発振器のフリーを見つけ
、 狭い帯域幅でのノイズをねじ込みから保つためには
、 ロックの段階です。

あなたのスペックきつすぎる場合、または調整可能¥なシンセサイザが必要なものは非常に複雑です。

 

[frever]

ご返信いただき
、 ありがとうございます！
もし私がintegreted PLLのは、そこからノイズを使用し
、 常に-100dBc/Hz以上のときは5GHzで動作します。、 低ノイズでいくつかの特別なPLLをご紹介いただけますか？

 

[hanm]

あなたの位相ノイズも到達する厳格なようだ！

 

[biff44]

申¥し訳ありませんが、私が悪いの提案を与えた。フリーランニングDROノイズを10デシベルあなたのspecのは短いです。何かもっと関与を行う必要があります。我々は1つの周波数の話ですか？