のスルー率オペアンプ質問

F

fanrourou

Guest
これは、増加と言われて、入力段のトランスコンダクタンスの減少は、その
のオペアンプ率スルー。だから、写真は構¥造に示す。第3四半期- Q6のは
実際には1つの分割コレクタラテラルPNP。の比を設定するコレクタ領域では第3四半期-
Q6の1:3:1:3する、コレクタ電流との相互コンダクタンス第3四半期およびQ6
4 /れ減少3。
問題は、意見は私の、で、1 / 4 I3をのソ¥ース電流の
プロセススルーすることができますがフィード補償キャップ中。だからそこにある
スルーレートの増加。
私はキャップを放電できないどのように参照するか、充電電流のすべてのI3を使用さへ！
<img src=¥"http://images.elektroda.net/79_1227850177_thumb.gif¥" border=¥"0¥" alt=¥"Question on slew rate of opAmp¥" title=¥"オペアンプの質問はスルーのレート¥"/>

追加分後1時間9：それは寄生トランジスタに等しいなるようQ6のかコレクタ電流はQ3の
I3は？

 
時の瞬間旋回一時的だけで、それがキャップを現在のを読み込むすべてのことができますてください。私はバイアスをAB級とクラスの入力段、バイアスメソ¥ッドのような他のときもと、

 
私の言いたいことです申¥し訳ありませんが、私はあなたがどのような理解だけではできません。
かは、それを説明PLSの？

 
fanrourouは書き込み：

それは、その増加する入力段のトランスコンダクタンスの減少と言われて

オペアンプのスルーレート。
 
スルーレートは、現在に等しい値のコンデンサの流れにそれによってコンデンサ割った値です。

レートをした場合のスルー、既知の段階として、入力メソ¥ッドにして高いペアを差分をお持ちの方法では、エミッタ縮退トランジスタを使用されると、必要することができます増やす電流をなしているので、以下のGMをあなたが）放射光（同じ電流と同じコンデンサ補償の増加。

入力信号の急激に変化、流れる1つのブランチ現在のすべてののみので、私は推測していることエミッタで、第1同様の描画をすべて何か（GMを作成している割合は、現在のはしばらくキャップをすることが読み込むために使用度）。

もう1つのメソ¥ッドは、次に、ステージを持ってAB級のされると、静止電流（GM）のですが、小さいと、SRが行くまで多くの非常に大きい瞬時電流が。

 
PaloAltoの書き込み：

スルーレートは、現在に等しい、コンデンサは、コンデンサの値で割った値に流れています。

 
何PaloAltoに記載され私に意味があります。最良の方法はオペアンプに知られているのスルーレートを向上させる設計にトランスコンダクタンスステージ-さに減少入力。一度捨てでわずかできるかということによってエミッタまたは変性一部の）電流（最初に示されて図やgmが貧しい人々とデバイスによって使用します。それが現在のものですなぜ同じ場合は、参照してくださいFETを比較してデジェネレートの料金をスルー大きい入力デバイスがある。常にあなたはプロパティ'よ検索すべてのBi - FETのFETのopampsは採用の入力段を電流バイアス、これはされていないだけでは彼らのない。

http://www.national.com/an/AN/AN-A.pdf

 
さて、みんな！考え、何お願いいたします私は、どのようなナンセンス答えはあなたを与える。私はあなたの午前について後悔ので。
私は多分その答えからを見つける。
layout> <theアートのアナログ本では、それがいわれている側pnpトランジスタ
プロパティを持つ、つまり、分割のときに1つのコレクタが飽和しているコレクター
pn接合が）は前方collectorr再注入電流（のための行動する
）飽和しないように収集しコレクター他（。だから、中にスループロセスでは、推測で私は、例えば、Q3 - Q4のはカットされますオフ、Q5は地域線形であるでは、Q6の飽和にある
地域は、再収集の接合部によってコレクタ電流注入されるQ6の
Q5がします。Q5がされていませんし、変更されたテール電流をI3を流れ、すべてがするQ6の場合、ICは。

 
saro_k_82、私はこの記事これで何を見ていない。あなたは結論を正すことがない。私はeq.20でことを示唆し混乱していた場合は、。残念ながら、著者は結果の原因と混合をバックアップします。実際には、ときに式のGMを減少させる（20）、利得帯域幅積は、（15）と減少も再びよると（20）dV0/dtも下がるしない変更幅ため、GMがあなたが減少します。とにかく、あなたはオペアンプステージ単純な2つのことができるようにいくつかのシミュレーションを。

 
yxoは書き込み：

saro_k_82、私はこの記事に何かを見ていない。
あなたは正しい結論を出すしていない。
私はあなたがeq.20で混乱したと考えられることができます。
残念ながら、著者は、結果の原因を混ぜたもの。
実際には、ときに式のGMを減少させる（20）から、利得帯域幅積（15）はあまりにも小さく、再びによれば（20）dV0/dtためときには、帯域幅のダウンも行くグラムを減少させる変更しないでください。
とにかく、あなたは、単純な2段のオペアンプといくつかのシミュレーションを行うことができます。
 
yxoは書き込み：

あなたはより正確に定義すると思いますか、現在、何のコンデンサを意味します。
あなたが補償コンデンサとテール電流を想定する場合とにかく、それは本当です。
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top