のサイズを

D

dd2001

Guest
すべての専門家のサイズのRAMを示すとカウントからゲートのサイズを私にどのように計算ダイ？

のTks。

 
編集
の最後の編集時間2002年7月5日午後8時58分;編集回数：1埼玉県和光市の合計

 
単に他のことを示す級プロセスで試作、システムオンチップまたは？

 
私はサイズのRAMとしないカウントはないと思う式がそこにあるのゲートの計算ダイサイズだけに基づい。チップがほとんどであなたが見て、あなたの目的ルーティングのダイサイズは使用するだけで％を〜40％約25なるかがわかります。それは大きさを意味するダイとセルライブラリが依存する主に未知の要因などに使わルーティング、ツール、多分エンジニアルーティング発生します。あなたがデザインできる新しいほどの大きさのダイのアイデアを得るラフのみを行ういくつかのサイズのRAM数、ゲート設計で異なるチップの比較を既知の。

 
Uはルックアップすることができますシノプシスの。libとする
面積値の視線で2入力NAND。
シリサイドはTSMCの0.35、それは1です。それは数を意味するゲートは、代表¥として1つ。
PolicideについてTSMCは0.35、それは70です。それはええとを意味する*のは、代表¥として70 umの。
rh1101として地域と、ルーティング、最終に多くのリソ¥ースが影響を与えます。利用uは、多くの金属依存する方法を、どのようにですので、混雑基づいてウルフロアプランとパワーストライプ、最終的なルーティング利用。だからuは領域をチップして最終的にエンジニアが必要相談ウルレイアウト。
ところで、uはチップGlobalUnitのか、などのファラデー、ゴヤ、の会社が呼び出す1つのデザインサービス。ただ仕様を教えて販売ウルゲート数とSRAM。、彼らは数式経験を見積もるダイサイズとの価格に基づいて。

 
さらに2つの要因が死ぬの大きさを可能¥性があります影響：

1）設計の可能¥性がありますがパッド限られたサイズ、はにそれは
ダイは、ピンの数によって制御されます。ため、すべての
私はI / Oセルが高く、ダイのです境界位置する
ピンの数がより大きいするダイを引き起こす可能¥性があります
それ以外の必要ロジックします。

2）BISTの余分なために必要なロジックがテスト：スキャンと。この
％15カウントを5に増加する可能¥性がありますゲートの合計。

 
このサイトは、passwd必要があります：docをすることができますpmはあなたに私。

OkGuy？

 
私は数ゲートから実行サイズを死ぬことを理解をするではないと思います。またサイズをおダイに影響するいくつかの方法があります：
1。行利用。
2。IO）に、コアの距離（XとY。
3。コアの距離にブロック。
4。もっと見る....
ところで、これはパッドに依存する制限またはコア限定

武藤

 
一般に
コアサイズ=ネットエリア/推定細胞密度
ダイサイズ=コアサイズ パッドの高さ パワーリングの幅。

 
私は正しいと思う非常に推定ではないことを意味は。
このデータは参考です唯一の他のチーム。
RAMのダイサイズはconsidedされていません仕様することができますがgettenからRAM係数輻輳と。
ゲート数）が経験もう一方は英紙との2領域に加え輻輳（から合成領域とNAND型プロジェクト。それは技術依存する。

 
ちょっとサイズ行う五ダイにアカウントに必要ハローを取るブロックの？？

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top