に

[kunal1514]

こんにちはすべて、

方法1を設計する8乗算器

 

[Guest]

手動で、テーブルをすることができます真偽のいずれか書いて、ロジックを設計したり、一緒にカスケードマルチプレクサできる設計1〜2。もちろん、HDLのアプローチは、効率的で最も。

 

[Guest]

[No message]

 

[cherin]

モジュールmux_8to1（SELをうち、inp1、inp2、inp3、inp4、inp5、inp6、inp7、inp8）;

入力はSELを[2:0];
入力inp1、inp2、inp3、inp4、inp5、inp6、inp7、inp8;
出力アウト。

[2割り当てるアウト=（SELを[？（SELを[1]？（SELを[0]？inp8を：inp7）：（SELを[0]？inp6を：inp5））：（SELを[1]？（SELを[0]？ inp4：inp3）：（SELを[0]？inp2：inp1）））;

endmoduleこれは8モジュールのVerilogですマルチプレクサ1に
に述べたように、すでに別の方法としてマルチプレクサ1〜8は、2:1に使用する7補うためにマルチプレクサを構¥造ツリーのバイナリ。
ホープは、これは、有用乾杯！