についてのFPGAフローの質問

[Guest]

人の質問に答えることができる？
1。ModelSimのためのISEからFPGAのフローは、その後のSynplify Pro。
2。ISEおよびModelSimを、Synplifyとの間のインターフェイスのプロ。
3。SimutatingのFPGAのModelSim XEのバージョンを使用する必要がありますか
ありがとう！

 

[Guest]

伊勢だけパーを使用する必要がある-他のすべての手順を、機能¥的な最新デザインとポストパーシミュレーションを入力するように、合成、他のツールで行うことができます。通常、これらのツールを持って、サードパーティのインターフェイスごとに1つの他の。私ActiveHDLで開始することをお勧めします。非常に初心者のための、フレンドリーでとてもいいシミュレータており
、 サードパーティ製のインターフェイスのほとんどのツールにしています。

 

[Renjith]

こんにちはストッキング、
FPGAのフロー：
デザインエントリ- "の合成- "翻訳- "地図- "のP＆研究- "ヒューズデバイス

パラレルUのシミュレーションツールを使用してウルのテストを行なっていく。行動の設計と最終的なルーティング設計（用）

デザインエントリー：HDLのIPコア、回路図を使用することができますŬ等..
の合成と実装：いずれかsynplify等のISEまたは使用することができますŬ
.

一度Ŭし、Ŭウルデザイン のModelSim
を使用してシミュレートすることができますウルデザインエントリが終了している。場合
、 ウルの行動が正しいことをし、合成およびルーティングのために行く。tool from xilinx.

もう一度タイミングをチェックするためのシミュレーションを行うことができますŬルーティングした後、ここにŬザイリンクスの タイミングアナライザ
ツールを使用することができます。もしuし、設計の初期段階ウルにbck移動して
、 変更を行うウル制約が満たされていません。最後に一度
、 すべてのウルの制約研究を満たし、次にŬヒューズFPGAのウルすることができます

 

[Guest]

[No message]

 

[Guest]

まず、あなたは私の質問に答えてありがとう！

もし私は、FPGAデバイスの、原始的な方法は、ModelSimおよびライブラリを追加する知らない使用しているのSynplify Pro！

 

[masai_mara]

場合は
、 次にあなたの仕事ライブラリに/ VHDLシミュレータ/ srcフォルダは
、 ザイリンクスからunisimsをコンパイルする必要がザイリンクスを使用してModelSim用の、その後
、 コードをofcourseのそれらへのパスをmidelsim.iniでファイルの更新とライブラリunimsを使用すると言う。

この期待に役立ちます。