なぜのDFT test_clockは、のデューティサイクルは％10％50ではなく、？

[nine8]

で、DFTの

test_clock期間が）が100ns以下、デューティサイクルのタイミング（45 55、理由は（0 50）？<img src=¥"http://www.edaboard.com/images/smiles/icon_biggrin.gif¥" alt=¥"非常にハッピー¥" border=¥"0¥" />

 

[jaydip]

私はサイクルデューティ％の50が行わDFTをのみ..標準か任意でこれを行うには、読んで、それが10％必要がありますか？

 

[Guest]

[No message]

 

[vlsi_eda_guy]

あなたが来ることができるクロックすることはできませんが、それのように（前0 50テスターから強制される、）に見え始めているPIが。再度クロックを与えるていることを与えるいくつかの前に解決時間をPIがします。....違反をした場合、セットアップ得ることが必要になります

また、よくかのようにstorbeを与える時間のためにあなたがする場合は、ストロボをクロックやっ中古...ストロボのデフォルト値は40です。常にテスターの心保持に.....自然循環さですべてのイベントサイクルのすべてを同時にして起こる。

-歓声
vlsi_eda_guy