なぜ、NMOSはPMOSより優れた特性をマッチングましたか？

S

santhosh.mandugula

Guest
なぜ、NMOSはPMOSより優れた特性をマッチングましたか？
 
不一致が地域に直接propotionalです。 PMOSは、NMOSよりも大きい面積を有する。ので、より高い不整合を持つPMOS ..
 
NMOSの "通常"（ネイティブ）はVthは負になります。正の値にそれを実現するために1つは、ドーパントが "正しい"（公称）の正の閾値電圧を得るためにゲートの下に導入されるイオン注入工程​​を行う必要があります。この調整のプロセスステップは、ウェーハ全体のVthがより均一になります。ネイティブPMOSはすでに負のVthを持っており、ほとんどの技術ではなくイオン注入は、PMOSのVthを調整するために行われません。より近代的な（サブナノメートル）プロセスでは、両方のNMOSとPMOSは、BTW、調整されます。
 
[引用= vijaykarnam]ミスマッチが地域に直接propotionalです。 PMOSは、NMOSよりも大きい面積を有する。ので、より高い不整合... [/引用]を持つPMOSは真ではありません！アランヘイスティングスから "アナログレイアウトのアート"は "というし、PMOS transisorsは、NMOSのransistorsは、一般的に良くしてPMOSトランジスタと一致しています。回路を考慮し、許可するたびに、" NMOSトランジスタではなく、PMOSトランジスタを使用することを検討してNMOSトランジスタを使用することを検討してください。他の本で、私はこれが経験的規則であることを読んでください。しないでprecisу説明。
 
yxoに同意します。それは経験的ルールです。しかし、差分入力対のPMOSはまだないなど体効果、低1 / fノイズとしてのメリットを持っています。
 
実際に作るためrequere追加のプロセスステップは、PMOS。そうNWELLの表面にドーパントの非一様分布は、NMOSについてはVthのミスマッチの増大ができます。一方DNWELLの隔離されたNMOSトランジスタは、NMOSまたはPMOSより悪いmathingプロパティを持っています。
 
私はこれが常に正しいとは思わない。あなたは鋳造によって不一致レポートが提供するチェックする必要があります！
 
私が働いてきたすべての技術は優れたNMOS（同じWL用）よりPMOSマッチングしていた。マッチングは1/SQRT（WL）、より良いので、より多くの面積に比例する。 1 / fノイズは、通常、PMOSデバイスの優れた二桁です。もちろん、同じ入力GMのは、PMOSペアが少しマッチングが低下させるBWを向上させるには、NMOSペア（ラフAVG）のW倍になります
 
トランジスタのマッチング特性を見てみると、PMOSのは、NMOSのより低いマッチングパラメータを持つ、PMOSを意味すると下の不一致（例えば、差動ペアのオフセット電圧）があります。私は専門書を読むためにsuugest理由を知るために。
 
私は別のファウンドリが異なっていることを感謝します。
 
P.DrennanとC.McAndrew "アナログ設計の理解MOSFETの不一致"（JSSC、V38、N3、2003年3月）からの引用
 
P MOSは3TIMES以上であるものとします。それゆえ。
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top