どのようにVHDLでオープンコレクタのロジックを実装するには？

[yamaha]

どのようにVHDLでオープンコレクタロジックを実装するためにハイテク、山芋に関して

 

[dk614nd]

使用するゲート

 

[tkbits]

あなたはオープンコレクタ特性（例えば、PS / 2インタフェース）、その後、3ステートバッファ、オープンコレクタのバッファシミュレートすることができます必要とする外部接続インターフェイスしている場合：out_signal