どのようにLDOの古典的な問題をの安定性を検討？

[newhand]

こんにちはみんな：
LDOレギュレータとして古典的な、キャップの大きな半導体デバイスをを3段階：高ゲイン段は、バッファ段と出力stage.Âでであり、時の出力ESRが安定することです不可欠。
ある質問1ゼロloop.Myであり、2極に問題があるときに変化している負荷が2変更されるポールは、支配的な安定性解析を交換ポールれることの間に2極、どのようにするには？
誰も〜を助け、感謝〜

<img src=¥"http://www.edaboard.com/images/smiles/icon_biggrin.gif¥" alt=¥"非常にハッピー¥" border=¥"0¥" />

 

[Guest]

が必要な論文の参照してリンコンモラ

 

[lijianheng]

負荷条件の異なるポール交換の下かもしれない潜在的な問題は、条件負荷すべてしようとすることで安定した支配的なポールが。

 

[renwl]

条件、負荷の支配的な極が異なるの下に別の、コンデンサを外付けLDOが使用します。

ので、どのように条件をすることができます負荷我々が構¥成するすべての下で支配的な極が安定？

 

[Guest]

[No message]

 

[newhand]

おかげでみんな、私が読んで思うかもしれないの用紙を取得するいくつかの必要があります私は

 

[leo_o2]

LDOの多くは、支配的なポールは負荷として変更されます。負荷の軽い、支配的なポールは、ノードの出力が行われました。負荷の重い、支配的なポールの内部検索があります。ただし、高周波できる設計時の最大負荷は非常に内部がすべての極がいるプッシュのLDOは、そのノードoutoutのatドミナントポールがあります。追加分後に1：または内部極ゼロの内部でいる補償。多くの商用LDOはペアを持って内部ゼロゼロを形成する極。