どのようにFPGAのASICへの設計に変換する？

[ldhung]

こんにちは、
もし私が、VHDLまたはVerilogを使用して、どうやってASICにFPGA上で自分のデザインに変換することができますFPGA上でのデザインがありますか？私は、FPGA設計、IC設計から変換するために
、 どのツールを使用できますか？
ありがとうございました

 

[JesseKing]

いいえツールに直接ASICをするには、スタンダードを使用することができますFPGAの設計を変更することができます。このような直流として
、 セルシンセサイザ、ゲートネットリストを元のHDLコードを合成するためには、BG、使用PRツールに実装する。

 

[linuxluo]

やあ、
場合
、 アルテラやザイリンクスFPGAを使用する場合、あなたのFPGAをASICにそれらの者に変換するに測光尋ねることができます。今は、FPGAのネットリストを使用して、このTTMの短縮。

 

[senthilkumar]

デザインconvetrtには
、 ザイリンクスのツールを使用する

 

[ldhung]

は
、 ザイリンクスのツールで変換するために使用される？伊勢？
私はEDIFにし、IcのツールをEDIFインポートが私のデザインに変換できます。しかし
、 これケイデンスIcのツールを使用ですか？

 

[zysmith]

RTLのverificatiing後、ASICフローを採用。
ASICのバックエンドまでのFPGAから異なっている。

 

[Guest]

[No message]

 

[srik_naidu]

やあ、
以来
、 羊、DPLLのASICをsynthesis.provide外部インターフェイスでは、FPGAの設計からそのときにウルは、ASIC合成のためのつもりに合成ではなく、FPGAの設計から
、 羊、DPLLは削除します。とについて
srik。

 

[Guest]

私は自分自身で、ASICにFPGAの変換が必要だと思う。

1）ASICをラムにFPGAラムを変更します。ldhung書き込み：

こんにちは、

もし私が、VHDLまたはVerilogを使用して、どうやってASICにFPGA上で自分のデザインに変換することができますFPGA上でのデザインがありますか？
私は、FPGA設計、IC設計から変換するために、どのツールを使用できますか？

ありがとうございました

 

[lijian_18]

私は再合成には
、 全体設計のDCを使用することをお勧め。より多くの回路の最適化を得ることができますこの方法のみです。を行うには、ROM、RAM、および対応するASICのIPアドレスを他のアナログIP変換されます何が必要です。