どのようにFPGAのアルテラザイリンクス/で守るビットストリームを？

C

clifftsai

Guest
こんにちは、

アクテルは、デバイスをいくつかヒューズとフラッシュベースのFPGAのinfファイルが可能¥な保護ビットストリーム。
デバイスかザイリンクス又はアルテラがある同様の機能¥？

 
VirtexIIは、アルゴリズムがデトリプルでストリーム機能¥を暗号化します。shotdown VCCのデバイスときに、FPGA内のキーを使用してこの機能¥をご保存バッテリーをバックアップして、必要に。
さようなら

 
その他のザイリンクスデバイスが暗号化していない機能¥をビットストリーム

 
通常、場合ソ¥フトウェア私達は使用してCPLDは、/ EPLDで暗号化ビットをチェックし、我々ができる開発

しかし、FPGAはそれ自体のアーキテクチャのSRAMの保護のためできないこと。

私はデザインをして1つのFPGAの保護方法を：あなたはCPLDとジェネレータをのFPGAのPRBSすることができます設計、CPLDはmicroprossor行為は、FPGAを設定し、完全に解読シードのFPGAです構¥成は。

FPGAのFPGAの場合は、で生成されたのPRBSシードは等しくありません、FPGAは状態をリセットします滞在します。ので、我々は、FPGAの設計に基づいて私たちの保護できます。

 
私はArena_yangに同意します。
あなたは、FPGAのソ¥ースを暗号化する1つのCPLDを使用することができます。あなたは、CPLDの1つのキーを設計することができますまたはCPLDのロジックの一部を1つ置く。

 
読み取り可能¥な場合は、使用するビットストリームは、CPLDには、makeをネットを河川改修にエンコードデコーダている場合は。
ASICをした場合またはFPGA VIIに、ヒューズは、希望を保護します。

 
私はデザインを聞いて、私たち保護することですがないように、誰かがあることを読む、バックだったがdecrypte CPLD.Soします。

 
可能¥な解決策は、唯一の有効な場合は、ユニット数が少ないの生産する）はダラスの使用に基づいているのシリコンのシリアル番号（DS2401はから。あなたのFPGAは）FPGAのので、はWill perビットストリームを必要なものの構¥成のshall番号読み取り有効チェックのためにデバイスはこの（。

ザイリンクスのアプリケーションノートは、添付されます。
申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての

 
暗号化...復号化...
の保護の種類は、すべてのハードウェアを必要とする余分な。<img src=¥"http://www.edaboard.com/images/smiles/icon_idea.gif¥" alt=¥"アイデア¥" border=¥"0¥" />

私は、ハードウェアを行う必要はありません任意のが、決定を簡単に。あなたはすでにそれを得た！これは、PCBをご使用の。あなたは層の内部接続を上にいくつかの必要があります置く。あなたのデザインは配線基板のうち）のテスト＆することができますのみを使用します（2ピン。場合、間違った

<img src=¥"http://www.edaboard.com/images/smiles/icon_mad.gif¥" alt=¥"マッド¥" border=¥"0¥" />

。
私は効率的に同意する、単純な保護することはできませんPCBが。プロジェクト簡単しかし、保護を必要と本当にあなたを

<img src=¥"http://www.edaboard.com/images/smiles/icon_question.gif¥" alt=¥"質問¥" border=¥"0¥" />使い多層のでしょうあなたは複雑な設計のPCB（かもしれない）FPGAのパッケージでのBGA。配線の保護は、優れたれる

<img src=¥"http://www.edaboard.com/images/smiles/icon_exclaim.gif¥" alt=¥"叫び声¥" border=¥"0¥" />PCBはデザインキー機能¥の一つです<img src=¥"http://www.edaboard.com/images/smiles/icon_razz.gif¥" alt=¥"からかう¥" border=¥"0¥" />
 
zapeは書き込み：

可能¥な解決策は、唯一の有効な場合は、ユニットの数が少ないを生成する場合、DS2401はの使用（ダラスからシリコンシリアル番号）に基づいている。
あなたのFPGAは、（あなたは、FPGAごとに1つの構¥成ビットストリームを必要とするので）このデバイスと有効な数値のチェックを読み替えるものとする。ザイリンクスのアプリケーションノートは、添付されます。
 
ビットストリームを暗号化するFPGAの外部無駄です...のFPGAのコンフィギュレーションピンをとにかくする可能¥性がありますサンプルです。
CPLDのコードに格安一部を重要だ置きます小さなFPGAの主な作業連動する。

 
ザイリンクスは、すなわち、あるビットストリームのための標準ビットリリースしました。bitsreamが実装ロジックのアイデアを任意になる逆転することができますてはならない。しかし、これはプリント基板の残りに対してしない保護重複ビットストリームをアップロードして愚かなリバースエンジニアリングからリバースエンジニアリングを採用し、構¥成のPROM。この問題をこのために取り組む場合は、デザインを保護するため必要があるいくつかの種類への暗号化ロジックを、すなわち余分なハードウェアを。

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top