どのようにBiCMOSの設計にバイポーラサイズを選択する方法？

W

wee_liang

Guest
こんにちは、私は、BiCMOSプロセスの設計（特にBJT）に新しいです。 CMOSで、我々は何についてのBJTなどをするGMを得るためにそれに応じてWLを選択？変化させる主なパラメータは、エミッタ面積ですが、これは唯一の影響はIc方程式の変数です。考慮事項は、デザインの中に良いサイズを何を選んでいるのですか？ Icが小さいBJTのために高すぎると副作用は何ですか？親指の任意のルール？
 
バイポーラ設計のための通常の練習 - あなたがすべてのレイアウトのためのいくつかの固定装置のレイアウトとスパイスのモデルを持っている。レイアウトの変更がスパイスモデルのいくつかのパラメータを変更される可能性があるためです。また、これはできない変更することができますだけですが、RB、RCまたは他人。ですから、並列に接続された複数の固定レイアウトのデバイスを使用するほうがより大きなトランジスタのサイズが必要な場合。あなたが現在のミラーのために比率を保つ必要のある場合は、良い習慣です。あなたが高電流デバイスを（数百mA以上）が必要な場合には、エミッタまたはベースに接続されている、いわゆるバラスト抵抗を使用する必要があります。バイポーラトランジスタのゲイン（Bまたはh21e）は、ICへの依存を持っています。それは低Icおよび高いICとの両方を下げ、いくつかの中央のICの最大値を持っています。デバイスの電流密度（またはデバイスのサイズが）ゲインが最大値を持つICに対応している必要があります。幸運、FOM
 
ただ既に言われているものに追加する。通常、トランジスタのFtは（より高い現在の終了時）の立ち下がりH21開始する前に少しはIcの最大を持っています。ので、デバイスの領域を選択するには、良好なH21となる良いFtを与える（あなたがそれを必要とする場合）に必要なIcを行うことができるトランジスタを取る。
 
通常のBiCMOSプロセスで、プロセスが非常にCMOSに最適化され、BJTのは"スクラップ"デバイスですされています。あなたがNPN＆ラテラルPNPを使用している場合、このような場合です。とにかく、これらのプロセスは、ほとんど常に提案NPNのレイアウトを持って、それはあなたがエミッタには、任意のサイズを描くことができるバイポーラのようなものです。また、BiCMOSプロセスでは、バイポーラは、彼らが唯一の特殊な使い方をされるため（CMOSに比べて）ので、大きいの - 低オフセットアンプ、バンドギャップ、温度センサの入力ペア。単一のBJTの使用に問題がないそのうち、100uAに1 - これらのアプリケーションは、すべてのBJTの"信号"地域でを使用してください。もちろん、バンドギャップは、1:8、等がない場合にはiはBiCMOSプロセスでパワーBJTを見てきました使用しています..あなたのアプリケーションは何ですか？あなたは大きな電流を運ぶためにそれを求めている場合BJTは、あなたにぴったりのデバイスであるかどうか検討する必要があります。モスを使用してよりよい（より小さい）方法があると考えられます。
 
私は自分自身が強くBiCMOSプロセスは、断片的なBJTのを持っていることを反対することができます。私は現在、0.35uのSiGe BiCMOSプロセスと協力し、我々はNPN用40GHzの約フォートに垂直NPNとPNPの両方を持っていることを伝える必要がありますね。また、我々はCMOS並みにほとんどどこでも使用するBJTの。何度も彼らは非常に有用であることが証明。
 
私は現在、私は、0.35um SiGeを使用していますsutapanakiに同意しません。ファウンドリーは、そのフィート40GHzのためにアップしている高もパフォーマンスNPNを提供します。しかし、私は特定のnpn型のため、頭痛の問題を抱えている。私はそれぞれのエミッタフォロワと差動ペアの100uA程度の現在の予算を持っている場合。私はそれが最高のftで小さなデバイスとバイアスを選択するでしょうしかし、問題はここで発生した、小さなデバイスには、巨大なミスマッチとオフセットパラメータを持っています。どうすればこの問題を解決できるでしょうか？
 
私は、Unitrode company.theyが2トランジスタバンドギャップを構築するには、2つのバイポーラの偶数倍を使用するようにuはfoundry.justの一般的なサイズを使用できると思います。
 
[引用= chihyang王は]私はsutapanakiに同意するか現在、私は0.35um SiGeを使用しています。ファウンドリーは、そのフィート40GHzのためにアップしている高もパフォーマンスNPNを提供します。しかし、私は特定のnpn型のため、頭痛の問題を抱えている。私はそれぞれのエミッタフォロワと差動ペアの100uA程度の現在の予算を持っている場合。私はそれが最高のftで小さなデバイスとバイアスを選択するでしょうしかし、問題はここで発生した、小さなデバイスには、巨大なミスマッチとオフセットパラメータを持っています。どうすればこの問題を解決すればよいでしょうか[/引用]あなたはaustriamicrosystemプロセスを使用していますか？
 
赫赫 - 必要に応じて、強く反対することもできます。覚えて、私はラテラルPNPを含むプロセスに言及した - これはあなたのBJTのがスクラップされていることを確認サインです。垂直PNPのは、プロセスが少なくともバイポーラプロセスから派生していない場合BJTを対象としていることを意味、と私は本当に彼らが良いバイポーラを持って望んでいるだろうので、明らかに、SiGeプロセスのポイントは、HBTを作ることです！私は個人的に世界であまりにも多くの携帯電話はすでにあると思いますので、私はBiCMOSプロセスを考えるときに私もあなた低いRFみんな考えていないと思いますが、私は将来的に心に留めておこう..
 
ラテラルPNPの構築はロケット科学ではない、あなたが知っている。純粋なCMOSは、それらを持っています。実を言うと、私が使用してBiCMOSプロセスもラテラルPNPを持っていますが、この事実だけでは断片的なプロセッことはありません。ああ、ところで、私はRFの男ではないんだけど、それでもBiCMOSプロセスを使用してください。 RFはその恩恵を受けることができる唯一のものではありません。
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top