どのように歩いてランダムな第2四半期の原理を説明する？

[Guest]

各位、

今、私は紙をこのよ読んで、"14ビット組み込み精度Q2はランダムに"のCMOS DACをウォーク
しかし、私は散歩にランダムな第2四半期原則をしない理解する。

どうかを知るあなたは私をしてください教えて！！

ありがとうを!!!!!

ペーパー：

http://www.edaboard.com/viewtopic.php?t=124687&highlight=random walk
申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての

 

[Vamsi Mocherla]

さて、第2四半期ランダムにウォーク最小化され、エラーが残留依存することにランダムので、エラーです。したがって、線形および2次のエラーが象限4は最小限とき、指定されたに分かれています電流源が小さいに入れ部分と。

ランダムな配置の考え方は、エラーを次さを避けてください。したがって、そこに置かれているセルは、どのならないことが適切で注文。してくださいソ¥ース電流を確認して、各ランダム配置をのことがあると繰り返されないことを確認しますつまりポイントは同じです。

単純な提案は、そこにプロセスされず安定した非常にDACを非常に精度の必要性も非常に限り、あなたは設計シーケンスを使用して第2四半期ランダムに歩いてください。ルーティングの難しさとオーバーヘッドがプロセス通常の余分な後押しがでしません与える

 

[Guest]

[No message]

 

[waosai]

本稿では、デザインはDACのステアリングは非常に古典的なの電流。しかし、私は質問をして、別の。それは：
どのようにセルに現在の"無作為"な位置を生成しますか？