どのようにデバイスのRFシステムのためにAGCのための設計？

[brmadhukar]

こんにちは、
どのようにデバイス行うRFシステムのためにAGCの私が設計した。私は出力をチップを与えるアナログは、RFマキシム。私は、信号を量子化サンプリングthaのがすぐに戻ってフィードを提供します。量子場合ビットを使用すれわずか2、どのようにAGCを行う提供私は。

 

[Guest]

[No message]

 

[MonkeyBusiness]

例として、私は次のことができると思います：
レベルと2つの量子化、私は仮定信号のDCはレベルが0、そのバイナリ量子数が
00 =信号正、レベル[OK]を
01 =信号正、レベルが高すぎる
11 =信号負のレベル[OK]を
10 =信号負のレベルが高すぎる

だからAGCのようになります：
Åの外観利得場合01か10の手段は削減
b.利得をする場合の間に00トグルがされずと増加11、

今、あなたは、条件を検出するこれらの機械設計、デジタルすることができます）フィードDACを（2すべきビットで十¥分です。フィードDACのLPFを通して狭い十¥分な、あなたのループは問題ないはずです。

 

[brmadhukar]

こんにちは、
情報ありがとうです。

時間を過ぎた場合の％私は33のビットは、高等維持このためかもしれない適切な私がでている手数料AGCを調整またはLPF必要があります何とかするロジックはデジタル。

 

[Guest]

フィードバックシステムがoscilllateあってはならない時定数をそうするそれは。1つのメソ¥ッドはそれを高めることにゆっくりと1つの利得ですに使用する定数削減時間を高速。ほとんどの場合これは動作します。これは、すべての環境に依存に。急速場合cangesレベルの状況信号あなたがでmulltipath高く、時定数が短い行われる必要があります。