どのようにデザインmoduelのできるようFPGAのXilinx社の確認のタイミングが良い

[EDA_hg81]

どのようにデザインmoduelのできるようFPGAのXilinx社の確認タイミングは、罰金？

ありがとう。

 

[Guest]

、しを含む設計（あなたのすべてのピンを上の制約を確認非同期、リセット）
、どうかとのことですべての虚偽のパスを識別することは、デザイン
正しくドメインを作る時計は、交差点を確認
レポートするタイミングをお読みください確認
シミュレーションを行うにはポスト

 

[EDA_hg81]

引用：

あなたが正しくクロックドメインを横断することを確認します

 

[Guest]

、デュアルクロックFIFOを使用する
使用2つのシリーズフリップフロップは、CDからの信号は別に行く

 

[Guest]

[No message]

 

[EDA_hg81]

ありがとうございます。

かのアイデアを聞かせこれらの参考資料を任意の私が知っている？

引用：

使用2つのシリーズフリップフロップ

 

[Guest]

うん追加秒後に50：中にエラーについて説明します私を、私たちは残念午後参照のために来る材料は、経験から

 

[EDA_hg81]

質問をする場合も私が手に、私はもっとお邪魔していますだ。

ヘルプおおかげであまりにも多く。