どのようにシステム設計を行うか？

[eexuke]

やあ、
Iシステムの設計および検証用ビデオシステムの復号化の操作を実行します。どのように私は
、 ゼロからスタートできますか？すべての情報を、ウェブサイトや書籍をお勧めします？私はSystemVerilogは、どのように考えるかは
、 このタスクを実行するために使用することに？

事前に多くの感謝！

 

[eda_wiz]

システムのverilog !!!!!あなた合成のための
、 またはシステムの設計とモデリング..のためだけに計画している

rgds
eda_wizで2006年4月6日午前15時07分最終編集日：1時間編集合計

 

[Guest]

どのシミュレータ完全なシステムは現在のverilogサポートしますか？、検証langurageとしてSystemVerilogを使用することは難しいIMHOする前に、そのようなシミュレータです。

 

[eexuke]

私はシステムのシミュレーションをしたい。について合成、私はVerilogを使用することを好む。私のVCS 7.0以上のModelSim 6.0 SystemVerilogをサポートし、本当のことを聞いたことがある？

 

[nemolee]

eexuke書き込み：

私はシステムのシミュレーションをしたい。
について合成、私はVerilogを使用することを好む。
私のVCS 7.0以上のModelSim 6.0 SystemVerilogをサポートし、本当のことを聞いたことがある？

 

[jinruan]

私はMathWorks社のMATLABあなたが良いと思う

 

[eexuke]

jinruan書き込み：

私はMathWorks社のMATLABあなたが良いと思う

 

[haoboy]

システムのシミュレーションおよび検証Ŭのみ年頃システムを使用することができます

 

[ken_80]

私のSystemCに大いに役立つことと思う

 

[bluebyte]

eexuke書き込み：

やあ、

Iシステムの設計および検証用ビデオシステムの復号化の操作を実行します。
どのように私は、ゼロからスタートできますか？
すべての情報を、ウェブサイトや書籍をお勧めします？
私はSystemVerilogは、どのように考えるかは、このタスクを実行するために使用することに？事前に多くの感謝！

 

[zhanch]

bluebyte書き込み：eexuke書き込み：

やあ、

Iシステムの設計および検証用ビデオシステムの復号化の操作を実行します。
どのように私は、ゼロからスタートできますか？
すべての情報を、ウェブサイトや書籍をお勧めします？
私はSystemVerilogは、どのように考えるかは、このタスクを実行するために使用することに？事前に多くの感謝！

 

[nagraj]

軟情報技術学院がいいかもしれませんアイデア設計および検証用のSystemCのsverilogを使用します。

 

[Guest]

[No message]

 

[Guest]

SystemVerilogのシステムに使用されるレベルのモデリングintendeedされていません。
SystemCのあなたのための言語です。あなたが初めには十¥分）（一部のC デバッガと波形ビューアは
、 高価なツールは必要ありません。
場合は、H.264デコーダについて話している：
-既存のjmを参照女性学生の足を開始OKです。この（またはCでのリライトrearangeする必要があります ミキシング）を明確に分離機能¥し、C / SystemCを回避するハードウェアについての判断/女性学生の足のパーティション分割を支援するプロファイリングを行う。
-後には
、 ハードウェアモジュール間のインターフェイスについての判断は、既存のCの周りのSystemCのラッパを 必要 クラス（存在する場合、2モデルの簡略化
、 メンテナンス）を可能¥とimoplementこれらのインターフェイス（）aproximateタイミングモデルを使用します。通知は、C モデルをSystemCモデルのすべての時間の黄金のままで
、 両方を保持する必要があります。
するまでは
、 お客様のニーズに満足して建築計画を見つける- SystemCで
、 いくつかのiterrationsを確認します。並行して
、 ファームウェアの開発（あなたはまだ使用されます正確には
、 組込みプロセッサを選択し、必要がない場合は
、 テンシリカのような凝ったもの/アークと行くのを除く。）
-時のSystemCモデルを使用するHDLの管理能¥力を起動することが安定している。場合は
、 ノースカロライナ州-のverilogとnc -あなただけのVerilogを使用して、SystemCモデル内の任意のモジュールを置き換える可能¥性がSystemCのライセンスとは（SystemCベースのVerilogの協調シミュレーション機能¥します）している。注意して別のブロックがあるため、どのような利点がレベルのテスト環境は必要ありません。ヨオSystemCモデルをあなたのSystemCの黄金ままVerilogの協調シミュレーションのすべての時間。
-前に、FPGAのゲートを実行する試作レベル（合成後のシミュレーションをあなたのSystemC環境で）に行く
-適切なカスタムFPGAプラットフォームの開発

 

[lijian_18]

私は強くアセビに同意する。

SystemCの正しい選択です。

SystemCの設計の迅速な閉鎖大いに役立ちます。

後にデザインを安定しているのverilog簡単に変換する。

 

[zhangpengyu]

SystemVerilogは良い選択です。
あなたがそれを使用してシステムの設計および検証を行うことができます。
また
、 それを使用してRTLコーディングを行うことができます。

 

[haosg]

システムCは非常に良い