どのようにクロックの待ち時間は、STA内でのタイミングに影響

[owen_li]

どのようにクロックレイテンシのタイミングに影響tthatのだろうか。

私の意見では、もしクロックレイテンシが悪い。時計のその後のすべての到着時間を均等にレジスタクロック端子に遅延されます。ですから
、 悪化の側面は
、 される
クロックレイテンシが悪い。本当にありがとうございます！

 

[ljxpjpjljx]

それがinfluency、非常に多くの時間を待って！

 

[Guest]

[No message]

 

[koggestone]

クロックスキュー2のコンポーネントが持っている注記
-構¥造物のスキュー
- PVTスキュー

構¥造的なスキューが増加するクロックツリーの遅延とのバランスとしてはわかりましたが、
PVT最悪のスキューになります。クロックパスの例
： 複数のバッファの詳細があります
PVTの他のバリエーション（プロセス、電圧、温度）と
、 それゆえスキュー
が増加します。

一部の人々のチップ（上のバリエーション）のOCVとしてPVTスキューを呼び出す

 

[crtran]

のSTAでのクロック遅延の問題が
、 その効果は
、 クロックスキューとは異なることを確認。李氏の答えはクロックレイテンシ事項ので
、 ホールド時間を悪化させる。それ以上のようです。しかし
、 フリップフロップは
、 のためにどのような条件の下で？クロックレイテンシの他の影響？ときはさらに悪化して
、 セットアップ時間をするつもりですか？

私のブログで私の2セントを置く。
http://www.ecvale.com/index.php?main_page=user_blogs_info&upar=171059917&blgspar=11