どのようなDACのサイクルで更新定義のです

[shady205]

こんにちはお友達..！私はDACをいくつかについて疑問を。私はDACを入力パラレル必要とする設計の8ビット。

私の仕様信号入力のCLK Hzで、1がされて与えられた更新サイクルを、10 Hzの〜0.1MHzである0.1MHz、制御ロジックCLK周波数としてのDACと。

信号方法このサンプリングとは異なる信号があります。

誰もいない場合はどのように関連しているを教えてください...方法教えて私をそれ..パラメータ.....任意の電源に関連する他のパラメータと同じようINLはDNLが事前に感謝
Shady205

 

[Guest]

[No message]