L
leongch
Guest
、こんにちは
私はDflipFlopを使用して分周器によって2としているためか
デザインは単純なDflipFlopの出力は、本接続の入力にはフィードバック...私が出力から実行コンパイルを直接フィードALTERA社のCPLDにQuartusIIではない入力が可能¥です。とにかく問題をちょっとに解決するこれは?感謝
<img src=¥"http://www.edaboard.com/images/smiles/icon_razz.gif¥" alt=¥"からかう¥" border=¥"0¥" />ああ...でVHDLの...[/スペース]
私はDflipFlopを使用して分周器によって2としているためか
デザインは単純なDflipFlopの出力は、本接続の入力にはフィードバック...私が出力から実行コンパイルを直接フィードALTERA社のCPLDにQuartusIIではない入力が可能¥です。とにかく問題をちょっとに解決するこれは?感謝
<img src=¥"http://www.edaboard.com/images/smiles/icon_razz.gif¥" alt=¥"からかう¥" border=¥"0¥" />ああ...でVHDLの...[/スペース]