どのようなレイアウトが最小の長さの幅とのトランジスタ

R

rajashekar333

Guest
こんにちはすべて
技術AMS0.35umのどのような最小幅と長さである私が使用トランジスタのも良い結果の後加工を入るレイアウトに。
に私たちが望む使用ワット高い並列transistors.soの使用我々は必要制限よりも幅をする場合についてはtransistors.Meansの幅のサイズのすべての技術は上の制限はありますか0.35umの限界があるの幅
このsugget私上の任意のtechnology.canやコンセプトを聞かせ、これらのリンクを私は知っている。
事前にThakns、
-ラジ

 
マニュアルのデザインを見に。彼らは通常、デバイスのMOSの抽出モデルを特定のL Wと。これらの値は"正確な"。その後、彼らは近似理論が含まれスケーリングする。私は10umとして最大を使用してWを複数の場合、パラレルIを使用する私のサイズを必要とする大きな。その後、必要に応じすることができます使用virutaly任意のWは。
Lは技術制限のlitographyのです。Lminについては、デジタル、複数の詳細の使用は最小限のアナログと2倍を使用。

 
あなたが使用するには、各プロセスのことを見つけるの答えを上のルールや設計図面のルール

 
i dontはと思うの幅の制限は上の任意のですが、最大
何がu回路にウル影響を与えるのが、その心のウルでこれを維持ある

 

Welcome to EDABoard.com

Sponsor

Back
Top