それはデザインのコンパイラのバグですか？

[jinruan]

そこに私のデザインのようなコードですが、私はコードを合成するときに、私は結果が間違っている見つける。何が問題なのでしょうか？それは私のコードの問題ですか、それはDCのバグですか？ターゲットライブラリはslow/CSM25です。コード：常に@（posedge clkまたはnegedge rst_n）場合（！rst_n）DOUT

 

[leeenghan]

こんにちはJinruanは、ロジックを通して忍耐とトレースしてください。両方とも同じです。 Synopsys社からの結果を考慮し、騒音== 0とDIN == 1の場合を考慮し、スマートSynospsyがどのように表示されます！ところで、このツールは、ロジックを実装するためにスキャンFFを使用しています。後でスキャンを挿入したい場合、これは良いアイデアではないかもしれません、またはいつかSIのパスからのタイミング（例えば、非常に長いセットアップ時間）驚きを与えることができます。よろしく、工学漢

 

[jinruan]

しかし、"DIN"は"en"のとき、またはDINは時々"X"の状態であるより遅い細胞に到達すると、ダイナミックシミュレーションは、DOUTは常に"X"の状態になります示している。

 

[leeenghan]

こんにちはJinruanは、>>が、これはあなたの設計は、クロック速度の遅すぎる実行されている場合は、"DIN"は"エン"より遅い細胞に達すると、DCは、このほとんどはおそらく回路のロジックを作成する理由がある小さい/高速化が期待したものに比較している。>>するとき、DINはこの問題が発生した場合、あなたはFFのためのモデルを改善するために必要なこともあります"×"の状態です。"en"は"X"が両方とも他の2の場合マルチプレクサの入力は両方とも"0"または"1"の場合、出力は入力の値でなければなりません。それは（私はオフの手を覚えていないが）ゲートを使用することによって、この動作をモデル化することが可能です。よろしく、工学漢

 

[joe2moon]

>>しかし、ときに"DINは"より遅い細胞に達する"enを？それは問題ではない"DIN"または"en"の信号がいる限り、それらの両方は、CLK（クロック）の立ち上がりエッジ前に安定しているとして、最初に到達する。もしそうならあなたの合成は、タイミングを満たし、その後、DOUT（出力）で表示されます（不明）"x"を参照してはいけません。------------------------- -------------------------------------------------- ------------>>私のデザインのようなコードが存在するが、私はコードを合成するときに、私は結果が間違っている見つける。ロジック等価性チェックを行う方法で、それは多分良いツールではなく、手動でそれを行う（例：等角LECまたは形式がよくこれを行うことができます。）およびゲートレベルのネットリストおよび対応するSDF（標準遅延フォーマット）ファイルが満たしているかどうかを確認するためにSTA（静的タイミング解析）を実行タイミングは最後に、まだゲートレベルシミュレーションの問題が設計に存在する場合は、"想定"結果と原因を見つけるために"間違って"1の間のシミュレーション結果（多分波形）を比較する。----- -------------------------------------------------- ---------------------------------情報は、多かれ少なかれ、助けることができる上に願っています。

 

[ManojG]

こんにちは工学ハンは、私の無知をお許しください。 ==;私は1つの文SDFFRX1を（。。。。。。SI（EN）、SE（DIN）、D（は1'b0）、CK（クロック）、RN（rst_n）、Q（DOUT））についての疑いがあるSDFFRX1（SI（DIN）、SE（EN）、D（は1'b0）、CK（クロック）、RN（rst_n）、Q（DOUT）。。。。。。）;として、RTLあたりのたびにバス== 1'b1 DOUT

 

[AH Ling]

常に@（posedge clkまたはnegedge rst_n）場合（！rst_n）DOUT

 

[jinruan]

私は3つのコーディングスタイルでコードを合成持っている、との結果が同じであることがわかった。

 

[tony_taoyh]

私が思うに、あなたが使用しようとすることができます。"rst_n"async_set_reset / /シノプシスの"en"いつも@（posedge clkまたはnegedge rst_n）場合（rst_n！）DOUT sync_set_reset / /シノプシスを

 

[heartfree]

あなたのライブラリ内SDFFRX1の行動モデルを貼り付けることができますか？私はManojGと同じパズルを持っている