さまざまなビルディングブロックのゲート数

[eexuke]

誰も私についてのいくつかの情報を共有することはできますまたはASICのビルディングブロックを以下のおおよそのゲートカウント数の平均？
1）16 * 16ブース乗算器
2）2つの16bitの入力演算器、伝統的な算術演算（サブ....)を追加し
、 ロジック（および、または排他的論理和....)操作はサポートさ
3）16bitのバレルシフタ、伝統的な論理シフトと算術シフトを支援
4）9読み取りポートと4ポート（約50MHzの周波数）を書くと、16 * 16bitのフルカスタムレジスタファイル
5）32 * 32ビットの2つの読み取りポートを1ポート（約50MHzの周波数）の記述を用いて内蔵命令RAMで

事前に感謝！

 

[Guest]

[No message]

 

[Guest]

ゲート数は
、 ターゲット周波数から一般的に0.13 UMのTSMC社のLPは、ないようないくつかの特定の技術を（）で、あなたのワイヤロードモデルは、入力/出力遅延を独立されていません。
メモリは、あなたがコンパイラーを使用するメモリを調べることが（あれば2を読み、1ポートを書く！）をサポート。
ご指摘のこれらのブロックextremelly（平滑）今日のチップ用の乗算器の低コスト市場で最小の面積チャンピオン（平滑）の小型です。

 

[ymli]

ゲート数も場合は
、 スタンダードセルライブラリを使用し
、 使用するターゲットライブラリに依存します。