F
frznchckn
Guest
私の同僚は、私はいくつかのベンダコードを解読しようとしていると私たちはこの表記法のいくつかに精通していませんでした:[コード]定数MY_CONSTANTを:std_logic_vector(4 downto 0):= std_logic_vector(to_unsigned(16#0#、5)) ;何ここに第二#サインです[/コード]?私は、[URLを= http://www.vhdl.renerta.com/mobile/source/vhd00041.htm]発見したのVHDL - リテラル[は/のURL]"ベースリテラル"について。でした誰かが多分さらにbase_literal記法を説明? based_literal::=基本#based_integerの[。 based_integerの]#[指数]ありがとうございます。