この非同期カウンタ0-2-4-3-7-6を設計するには？

S

student2005

Guest
私はTocci、Kleitz、そしてフロイドのような書籍を参照するを参照してください、しかし、非同期カウンタを設計する方法の例を見つけることができませんでした。私は次のシーケンスを繰り返す非同期カウンタデザインしたい： - > 2 - > 4 - > 3 - > 7 - > 6 - 0> 0 ...正のトリガJK FF、カウンタを実装するために使用する必要があります。アドバイスしてください。多くの感謝。
 
同期カウンタで、比較的容易ですし、私は、非同期で私はわからない、ということがeith助けることができる。私はそれがより複雑になると思います。
 
[引用= ckck20]同期カウンタとかなり簡単ですし、私は、しかし、非同期と私はわからないことがeith助けることができる。私はそれがより複雑になると思います。[/引用]私は、同期カウンタを設計する手順を知っている。我々は非同期カウンタかどうかの設計のため、同じデザインのproduresを適用できることを確認していない。私は私の最初の記事で述べたように参照するブックの例を見つけることができませんでした。また、私はGoogleを使用して、任意の例を見つけることができませんでした...。それは奇妙だ。したがって、任意の助けは非常に高く評価されています。事前にありがとうございます。
 
うまくいけば、3 FF（JK）（A、B、C）JA = B、KA =〜C JB = 1（VDD）、KB = A +〜C JC = A *（〜B）、KC =使用するつもりですそれを試してみて、私に知らせて
 
[引用= fidjouss100]うまくいけば、3 FF（JK）を使用しようとしている（A、B、C）JA = B、KA =〜C JB = 1（VDD）、KB = A +〜C JC = A *（〜B ）、KC = A [/引用]私はまだ試していない。ところで、どのようにこれらの式に来たのですか？ plsは助言する。多くの感謝。
 
最初の一見から、私はそれらの方程式は、同期、カウンタではなく、非同期のためにあると思います。私はそれに見て、確かに言って、今時間がありません。しかし、彼らは非同期のために実際にある場合、私たちはそれらの方程式を締結しすぎてどのように知っているように思います。
 
エッジトリガを使用する非同期カウンタはフリップフロップ？誰にもそれは意味が分かりますか？それは矛盾のように聞こえる。
 
[引用は= echo47]エッジトリガを使用する非同期カウンタはフリップフロップ？誰にもそれは意味が分かりますか？それは矛盾のように聞こえる。[/引用]私は、非同期カウンタがエッジtrigerred FFを使用することができると思います。誰も時計はそれがFFですべての駆動がないのでそれが非同期と呼ばれる、最初のFFがクロックによって駆動され、二つ目は、最初の出力からのクロックを要する、3番目は2番目の出力からのクロックを取る、など..ので、非同期カウンタを実装する際のエッジトリガFFを使用しての間に矛盾はありません
 
私は、君たちは正しいと思う。それは、同期カウンタのためだった。私は、非同期の部分で動作し、それをポストしようとします。
 
別の方法としては、HDLベースの設計手法を使用することができます！
 
[引用=ジョンソン]別の方法としては、HDLベースの設計手法を使用することができます！[/引用]私はこれが簡単な方法だと思う。残念ながら、私は前にHDLを学んだことがない。ので、任意のヒント？おかげ。
 
上記の式は正しいです。 Iveはそれを確認してください。手順は、おおよそ次のようにderscribeされています：1）状態図2を行う）状態表3を作る）セットJK入力4）JK入力5のKマップを作る）、あなたの方程式を得る。。。。
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top