が、- xlをシミュレーション作業の罰金を、> Verilogのncsimハングアップする

[eefelix]

こんにちは、

私はncsimシミュレーションを、問題もなく完了全体シミュレーションすることができますが、しかし、私がにネットリストを同じ置かれているネットを契約のVerilog -実行しているときに、シミュレーションは、シミュレーション全体の中央になるハングアップ。

問題か、同じ人が来て間？それをしない場合は知っている理由を解決するためにどうやって？ありがとう！

 

[stanchen]

eefelixは書き込み：

こんにちは、私は、私がncsimに同じネットを置くネットリストをVerilog - Aのxlをシミュレーションを実行するときに、全体のシミュレーションの問題もなく終了することができますて、シミュレーション全体のシミュレーションの途中でハングアップします。誰にも同じ問題に遭遇するか？
あなたが理由を知っているとどのように解決するか？
ありがとう！

 

[fengbj]

駆動は、コンパイルサイクルのために駆動間の差のイベントと

 

[joe2moon]

>>は、コンパイル型のサイクルは>のため、との違いの間にイベント駆動型

？？？なぜですか？？？？
-------------------------------------------------- --------------------------------
どんなコンパイルの種類、プログラムはいけませんハングアップ！
-------------------------------------------------- --------------------------------

私は正常にして実行するだけで会ったという条件をできるシミュレーションは、
によってVerilog - Aの契約がVerilogの（秒）でのNC -メッセージが発生いくつかのエラー。
（もちろん、あなたが問題に依存することができます-と言うことはないツールです。
実際、それは問題があるにもコーディング...）

しかし、決してハングアップシミュレータ！

 

[casual3_2002]

同意します。doesntはどのような場合、またはそれがあるイベント駆動型。駆動場合でも、イベントの2つのシミュレータは両方、彼らはタイミングのスケジューリングが生成イベントに異なる結果をによる。しかし、それがハングアップしないでください。

casual3

joe2moonは書き込み：

>>は、イベントやサイクル駆動型の駆動コンパイルの違いのため>？？？
なぜですか？？？？

-------------------------------------------------- --------------------------------

どんなコンパイルの種類、プログラムはいけませんハングアップ！

-------------------------------------------------- --------------------------------私が唯一の条件を、シミュレーションが正常に実行することができます満たしている

Verilog - Aの契約によってはのNC - Verilogでいくつかのエラーメッセージ（s）を発生します。

（もちろん、それはツールに依存する問題だと言うことができます。

実際、それはまたコーディングの問題は...）しかし、決してハングアップシミュレータ！

 

[yankuangtu]

私はLD_LIBRARY_PATHをのそれはそれから考えるあなたのエコーが正しく表¥示しなかった胸中パスあなたライブラリ

 

[wpwang]

どのようにレーザドップラ振動計デンスのに使用するVerilogの契約-のC（で）？
私はLDV3.0"Verilogの"インxlをコマンドをVerilogの使用します。
私は3.3レーザドップラ振動計上記のVerilogを"にすることができます"コマンド見つけて下さい。

3.3かレーザドップラ振動計をサポートVerilogのバージョン上記契約？
れている場合の答えは"はい"とは何3.3 xlを上記のコマンドをレーザドップラ振動計Verilogの？

 

[Guest]

[No message]

 

[rakko]

実行ncsimと互換性のスイッチ。動作場合は、それはjoe2moonいるようだ。

 

[Guest]

ダサッ...私は問題に会ったと同じです。
'Verilogの'コマンドとの罰金は、Verilog - XLを仕事ゲートレベルのが、'ncverilog'コマンドは、引数がハングアップ'、' delay_mode_unitを追加起こる部分的作業が、それでもハングの半分の時間上シミュレーション、です何ですか？？使用して'Verilogの'は時間をはるかにコンパイルを過ごす、私は望んでいない。