いいえジョブズここ...少なくともいくつかのインタビューの質問

E

eda_wiz

Guest
、こんにちは
誰もここに仕事を公開しています。

<img src=¥"http://www.edaboard.com/images/smiles/icon_sad.gif¥" alt=¥"悲しい¥" border=¥"0¥" />

..
質問のデジタルASICデザインのpleaseeeインタビュー少なくとも誰ポストの一部。

-9

 
描画インバータ。描画レイアウト。いいえ、私はプロセスを使用のP -ウェル（または何が何がです反対描画）描画。

描画4-1マルチプレクサ1を使用して伝送ゲート（または任意の＃彼らは答えたがどのように基づいて知っていると思うしていない場合はありません）

どのようなツールが知っているあなたは？）かVHDLまたはあなたが知っているVerilogの（？てどのように多くている最大のプロジェクトをピンがでしたか？どのようなエリアにされたダイ？消費電力？どのように小さいことが消費電力をお持ちのですか？（答え-小さい/より良いプロセス！）

いくつかの場所は仕事を回路が与えることに大きな図-理由はしませんこれは？彼らは問題を回避したい場合は、参照してください-誰もそれを見てそれを解決することができます！トレースそれを、とかを説明なぜあなたは選択肢をあなたが作る。Beと穏やかなだけで行う方法をあなたが働いています。場合でも、間違って電源を、彼らは物事を接近するノウハウを理解するためには、準備もあります。

これらがあり、私は覚えているいくつかの質問のが好きで、私のためになっていいから。またはあなたは私ではなくいくつかの候補者（noにできる質問を使用して、Intelの"有名な" -彼らは!!)..を一生懸命をもあなたは時間が1試合、1つの燃焼し、芯ろうそくの10インチ。キャンドル芯の半分はNOTで火傷でも、それをカット率は、場合意味、1つの半分は10で5月書き込む50他の分。あなたが点灯する必要がそれは後にタイマーをカウントアウト15分分、30。幸運を祈る。と思う場合は、それは...問題があるような電流源は、

<img src=¥"http://www.edaboard.com/images/smiles/icon_wink.gif¥" alt=¥"ウインク¥" border=¥"0¥" />
 
誰タイマキャンドルの知っている答えですか？もし30と15分。タイマーはろうそく1実装のみ？

 
私は分を知っているうち30カウントする方法...

<img src=¥"http://www.edaboard.com/images/smiles/icon_smile.gif¥" alt=¥"笑顔¥" border=¥"0¥" />方法は：同時に芯の光の両端ので、それが30分燃えて、時間だけ正確に過去。
誰も分15教えて取得する私をどうやって？

<img src=¥"http://www.edaboard.com/images/smiles/icon_wink.gif¥" alt=¥"ウインク¥" border=¥"0¥" />歓声、
flyankh。

 
私はすでに同じ芯で両面を2つの言及に書き込む時、1回なら15分とで実装する必要があります30分、私はこの方法かわからない...

 
度することができますマスターズuの後に誰も教えて私を...何の主要なチップ設計企業が学生を期待から...詳細を見るか使用ツール彼らは尋ねるのknowleedgeや技術的な多くのには行く...

 
笑私はタイマー芯の応答を得る多くの...そこに反応がないカップルの権利が考えられていたと思う私。それらを私が覚えていれば聞かせてください私のすべて

1）1つは：半分に折り、..半分を再度、各折り端をで現在の中心展開中央部と光を。アウトの両方を開始カウント時）両方炎が到達する独自の2倍オーバー（1 / 4点であり、彼らが停止するとき。

2）次のいずれかが再びセンター両端を折るれた時に、中心部に1つして折り側。最後に光を単独で折り返し、それが地域折り返し必要があります4倍かかる30mのを取得し、別の15メートルが燃焼する。

して、もう一度各7.5のセグメントを8する分3来年）1があったかのように半分にしてカット、カットの半分。あなたが技術することができますミキシング良い今に燃えて混ぜても想定し、それらを十¥分に。この手法エラーが計算される測定する必要がある8分の1は、時間の半分は、時間をつぶすの合計。

ではなく、なぜか分からないが＃3の権利である。私は、エラーと思う1 / 2をはるかにすぎる。私の答えは、小さな数百にカットされたピースにおよびサイズxのする2つの山のサイズ2倍、面積の小さな触れるだけ。山光倍行わによっては、時間が2倍燃焼さ30メートルで、で時刻ものが全体の15メートルている別の。それが問題難しいことなど-私は変化を考えて処理するために同一視したアイデアが。決して抵抗の絶対値をを使用するだけの比率Wを/ Lの使用だけで値を現在の絶対的な使用を使用比率などをしないでください。のようにインテルは同社のアナログが、これらは設計一般的なガイドラインだけです。-にamarnath。私は問題を見つけるしないツールが。流れをその1つ知っている最高の、しかしツールはツールです。回路図キャプチャおよびシミュレーションは、プラットフォーム内の任意のデザイン等価ですかなり。ツールセットを場合、すべての期待を知っている場合ではない場合はデザイナ始めている。あなたはツールをの会社新しく追加された予¥想をすることを学ぶため非常に難しいの順序、しかしので、生産する能¥力をしないあなたの遅延。

 
テイクアウト59書き込むには分がどのようにろうそくことができます以来、それが折るように、この1つのpecentそんなことが可能¥です。精度必要な時には約測定少なくとも我々が話をして範囲を変動する知っている。右アム私は？

 
私は前に会ったような質問を、あなたがろうそくを持って2、45分。ですので、答えは：
1）同時に蝋燭、ロウソ¥クの1月末の光2両端。
2）分後に30日1ろうそくが燃えています。今ろうそくの左端を点灯、他の場合は、分を取得する15。

 
こんにちは、
私は考える時間が同じで両端を燃やしても起動をお持ちします。時未芯の50センチが残っている場合は、タイマーを持ってあなたの15分。がない場合燃焼芯が残っている場合は、タイマーを持って、30分。
解決策はであり、一般的では芯の関数の直線性に依存するやけどを負ったの長さをの対時間経過。この関数（以上合理的なするだけでは最初の変更は記号誘導体、芯）が後方に書き込むことはできません

 
こんにちはamarnath、
質問をほとんどの企業は、（学士/修士の基本的な）質問のみです。ているのは元何ラッチ？MSFFですか？daigramsを書くタイミング？等
場合）の基本的なあなたの一部（非常に、アナログの質問にいくつかのトレムナー反射このラウンドして彼らはお問い合わせください。
後に、このVerilogの言語/いくつかの質問のVHDL。
設計フローのVLSIいくつかの質問にあなたの。
プロジェクト）のVLSIいくつかの質問にあなたのプロジェクト（
彼らはトピック上述しない期待の高fundasのみ基本。

よろしく

 
。説明では、MOSFETが動作し、プロセスをCMOSでMOSFETので描画説明する必要が断面積の
2。IDは曲線用のMOSFET -描画Vdsを。今、表¥示方法を、この曲線の変更（）変調を考慮チャンネルの長さで増加）VGSは（bと増加トランジスタ）の幅（ウ
3。説明様々なMOSFETを、容量＆その意義
4。描画CMOSインバータ。説明の伝達特性
5。説明は、インバータサイズの
6。どうすればあなたのサイズNMOSトランジスタとPMOSトランジスタの電圧をしきい値に増加？
7。どのような証拠はノイズ？説明は、プロシージャマージンノイズを決定する
8。消費電力をスイッチング電源のCMOS与える式を
9。どのような影響があるボディ？
10。様々な効果のスケーリングを説明
11。回路のCMOS遅延を計算するため与える式を
12。どのような容量を負荷増加するが発生する場合に遅延？
13。どのような回路はCMOSのの発生出力の抵抗が含まれて我々が遅延か？
14。何が遅延を減らす供給電力の増加の制限ですか？
15。金属線のどのように抵抗の長さが増加異なりますで増加厚さと？
16。あなたが行をして3つの隣接平行金属。位相信号のうち2行は、金属のパススルー外側の2つ。のために干渉線を描画波形の金属中心。の位相、他の各される信号をさて、もし描画線の信号は、金属の外側
17。次の番号を私たちは増加するとどうなるの金属を介してから1つのレイヤーの連絡先や？
18。描画トランジスタレベル2入力NANDゲート。説明は、そのサイズ（）（考慮Vthをb）秋の平等な上昇と回
19。みましょうAとBは、ゲートNAND型である2つの入力。言ってやるが信号信号よりも到着でのNANDへのゲートBの出力の近くに配置する最適化遅延の2つのシリーズNMOSの入力A＆場合はBと1つは、？
20。描画NORゲートの棒の図を示します。最適化に
21。ロジックについてのCMOS、消費を最小限に抑える電力を与える知っているテクニックを様々な
22。どのような共有さチャージは？サンプリングデータからバス中に問題を共有するチャージは説明
23。なぜデザインか我々はバッファインバータのサイズを徐々に増加？なぜインバータ大きな1つの回路の出力ではないいただけますか？
24。インバータ大きさのではデザイン、なぜで行うトランジスタを小さく接続を好む我々はパラレル（したがってより）むしろ増加有効幅幅大トランジスタを1つのレイアウトを？
25。回路を考えるレイアウトレベル、描画のトランジスタ。（私は与えられた3入力ANDゲートと2入力マルチプレクサあなたができることを期待任意のシンプルな2または3入力ゲート）
26。ゲート葵式を与えるロジック。描画のトランジスタレベルの等価。描画のスティック図
27。なぜゲート伝送いずれかの操作NMOSまたはPMOSトランジスタとしてだけでは我々が使用できますか？
28。トランジスタのNMOSのパストランジスタ動作としては、VDDと言って0ですゲートが接続からの入力に行くパルスにVDDに与える広場出力のために
29。描画6 - TのSRAMのセルは、操作説明を読むとお書きください
30。描画差動センスアンプは、作業を説明するの。すべてのアイデア方法サイズ、この回路？（）チャンネル長変調を考慮して
31。センスアンプ差動とは何の代わりに発生するインバータをもし我々が使用できますか？
32。DrawはSRAMは回路を書く
33。約、どのようなセルのSRAMでトランジスタのされたサイズ？どのようにサイズ、あの時に到着？
34。どのようにパフォーマンスに影響を与えるのSRAM）ラインビット＆のビットプルアップトランジスタ（のはPMOSの大きさを？
35。何がSRAMのパスに重要ですか？
36。描画のSRAMを読むためのタイミング図を示します。クロック信号の何が有効化を発生する遅延もし我々が？
37。バッファをお書きください回路と、与える大きな画像を回路を読むデコーダ全体のSRAMのレイアウト表¥示のプレースメントをのSRAMセル、行デコーダ、列
38。線ワード線とビットでのSRAMのレイアウトを好む場合は、金属層が希望ですか？なぜですか？
39。どのようにレベルができますRTLのSRAMをであなたがモデル？
40。何が検証テスト＆間だ違いは？
41。マルチプレクサの実装の2つの入力またはおよび-、どのようにノードの内部で行う場合、テストのために縮退- 0と縮退- 1断層？（あなたは）ロジックいくつかの冗長と期待回路をすることができます

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top